电荷泵电路包括衬底和在衬底中形成的第一阱区。第一晶体管包括布置在第一阱区中的第一和第二导电区。第二阱区在衬底中形成。第三阱区在第二阱区内形成。第二晶体管包括布置在第三阱区中的第一和第二导电区。第二阱区和第三阱区耦合到公共端子。公共端子接收局部电位，且第一阱区和第二阱区被共同维持在局部电位处。第一晶体管和第二晶体管在电荷泵单元内操作。多个电荷泵单元可以与耦合到第二电荷泵单元的输入的第一电荷泵单元的输出级联在一起。
【技术实现步骤摘要】
【国外来华专利技术】【专利说明】国内优先权的要求本申请要求2012年10月17日提交的美国临时申请N0.61/715，185的优先权益，该临时申请通过弓I用被并入本文中。
本专利技术通常涉及半导体器件，且更具体地涉及。
技术介绍
半导体器件通常被发现于现代电子产品中。半导体器件在电气部件的数量和密度方面变化。分立的半导体器件通常包含一种类型的电气部件，例如发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器和功率金属氧化物半导体场效应晶体管(MOSFET)。集成半导体器件一般包含数百到数百万个电气部件。集成半导体器件的例子包括微控制器、微处理器、专用集成电路(ASIC)和其它特定的功能电路。半导体器件执行各种各样的功能，例如信号处理、高速计算、发射和接收电磁信号、控制电子器件、将太阳光转化成电、创建电视显示器的视觉投影和改变电压电平。半导体器件被发现于娱乐、通信、功率转换、机械控制、网络、计算机和消费产品的领域中。半导体器件也被发现于军事应用、航空、汽车、工业控制器和办公室设备中。电荷泵电路是可在半导体管芯中的衬底上实现的特定的功能电路的例子。电荷泵电路接收输入电压并接着提供高于或低于输入电压的不同的输出电压。电荷泵电路可包含级联在一起的多个单元，每个单元有电压电平移位。输出电压的总电平移位可由在电荷泵电路中的单元的数量确定，每一个单元提供电压电平移位。图1示出常规双桶电荷泵单元10，其包括接收电容性耦合的互补时钟信号的双交叉耦合的金属氧化物半导体(MOS)反相器。电荷泵单元10的输入端子12接收电压Vot，而端子14提供单元输出电压VHKH。端子12耦合到电荷泵输入电压或前一单元的端子14。端子14耦合到下一单元的端子12或提供电荷泵输出电压。电荷泵单元10的端子16和18接收相反相位的互补时钟信号CLK和nCLK。时钟信号CLK通过电容器20在节点26处耦合到p沟道金属氧化物半导体(PMOS)晶体管22和η沟道金属氧化物半导体(NMOS)晶体管24的公共栅极。时钟信号nCLK通过电容器28在节点34处耦合到PMOS晶体管30和NMOS晶体管32的公共栅极。晶体管22和30的源极耦合到端子14。晶体管22和24的漏极耦合到节点34，且晶体管30和32的漏极耦合到节点26。晶体管24和32的源极耦合到端子12和VOT。对于P型衬底，“高或较高电压”通常指的是小于或等于最大正操作电位并大于“低或较低电压”的正电压，且“低或较低电压”通常指的是大于或等于最小操作电位(接地)并小于“高或较高电压”的正电压。η型衬底将具有正电压。电压Vot (例如零伏或其它电源电位)被施加到端子12。在级联电荷泵单元中，来自前一单元的Vhkh被施加到端子12作为VOT。假设CLK是高电压，比如说+3到+5 VDC，且nCLK是低电压，例如零伏。当电荷泵单元10启动时，V-可以高于V HKH，Vhkh转而高于或等于Vsubstrate。高CLK将NMOS晶体管24切换到导电状态(大于晶体管的阈值Vth的V GS24)并使PMOS晶体管22变得不导电(Ves2J小于VTH)。电容器20存储来自高CLK的电荷以增加在节点26处的电压。低nCLK将PMOS晶体管30切换到导电状态(小于Vth的V GS30)并使NMOS晶体管32变得不导电(Ves32不大于VTH)o晶体管30的导电状态直接通过晶体管30的源极-漏极导电路径将节点26处的较高电压转移到端子14，并使Vh1t朝着时钟信号的电平增加，例如abs (CLK - nCLK) = 3 VDC?晶体管24的导电状态使节点34和电容器28朝着电压Vot放电。在时钟信号的相反相位中，高nCLK使PMOS晶体管30变得不导电(Ves3tl不小于Vth)并将NMOS晶体管32切换到导电状态(Ves32大于阈值V TH)?电容器28存储来自高nCLK的电荷以增加在节点34处的电压。低CLK将PMOS晶体管22切换到导电状态(Ves22小于V TH)并使NMOS晶体管24变得不导电(Ves24不大于阈值V TH)?晶体管22的导电状态直接通过晶体管22的源极-漏极导电路径将节点34处的较高电压转移到端子14，并使Vh1t朝着时钟信号的电平(例如+3 VDC)增加。晶体管32的导电状态使节点26和电容器20朝着电压Vot放电。当交叉耦合的反相器对22-24和30-32使电容器20和28交替地充电和放电以将时钟信号的电压电平从节点26或从节点34转移到端子14时，该过程在每一个时钟周期重复。电容器20和28通过晶体管24和32的放电分别使节点26和34在每一个时钟周期复位以准确地跟踪时钟信号的电压电平。在稳定状态中，Vh1t具有时钟信号的值，例如abs (CLK - nCLK) = 3 VDC。因此，电荷泵单元10已经将电压从V1w = O VDC增加到Vhkh = +3 VDCo注意到的是，电荷泵单元10是浮动的，所以对于甚至更高的电压，电荷泵单元10的多个级可与耦合到下一单元的端子12的前一单元的端子14级联在一起。例如，第一单元增Wvimm = Vlowi +时钟信号的电压电平，即，V_ = 0 + 3。在第二单元中，Vot2 = V画JVhigh2 = Vlow2 +时钟信号的电压电平，即，HrcH2 = 3 + 3 = +6 VDCo附加的单元可被添加到电荷泵电路以实际上实现应用所必需的任何电压，例如，第10个单元的乂_= +30 VDCo电荷泵单元10受到内部闭锁，特别是在时钟信号的初始周期期间。闭锁抑制电荷泵电路的正常操作。在一些情况下，内部闭锁可被跟踪到在晶体管24和32中的各种垂直和横向寄生pnpn或npnp结构的激活。图2示出来自图1的晶体管22和24的横截面视图。衬底40包括p型半导体材料，例如掺杂有硼或镓的基本硅衬底。深η阱42通过掺杂有η型材料(例如磷或砷的离子注入)在衬底40的表面44中形成。P区46在η阱42中形成作为耦合到节点34的晶体管22的漏极。P区48在η阱42中形成作为耦合到端子14的晶体管22的源极。栅极结构50覆盖在P区46和P区48之间的P沟道上面并親合到节点26。垂直寄生ρηρ在ρ区46、η阱42和P衬底40之间形成。N区52在η阱42中形成用于与端子14和Vh1t的良好欧姆接触，以便晶体管22维持高电压并展示在导电状态中的低漏极-源极电阻(RDS0N)。以类似的方式，η阱56通过掺杂有η型材料在衬底40的表面44中形成。N区58在η阱56中形成用于与在Vss (例如地电位)处操作的端子60的良好欧姆接触。耦合到Vss的N阱56表示在电荷泵单元10附近的其它器件。横向寄生ηρη在η讲42、ρ衬底40和η讲56之间形成。深η阱64通过掺杂有η型材料(例如磷或砷的离子注入)在衬底40的表面44中形成。N阱64 —般是浮动的。局部ρ阱66通过掺杂有ρ型材料(例如硼或镓的离子注入)在η阱64内形成。N区68在ρ阱66中形当前第1页1 2 3 4 本文档来自技高网...
【技术保护点】
一种电荷泵电路，包括：衬底；在所述衬底中形成的第一阱区；包括布置在所述第一阱区中的第一导电区和第二导电区的第一晶体管；在所述衬底中形成的第二阱区；在所述第二阱区内形成的第三阱区；以及包括布置在所述第三阱区中的第一导电区和第二导电区的第二晶体管，其中所述第二阱区和第三阱区耦合到公共端子以接收局部电位。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：丹尼尔·亚比斯卓，米切尔·雪弗莱，
申请(专利权)人：商升特公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。