含有离散的硅氮化物电荷储存区域的三维存储器器件制造技术

可以在绝缘层和导电层的交替堆叠体中的导电层的每级处形成离散的硅氮化物部分。离散的硅氮化物部分可以用作电荷俘获材料部分，其每一个由前侧上的隧穿电介质部分以及背侧上的阻挡电介质部分横向地接触。隧穿电介质部分可以形成为离散的材料部分或隧穿电介质层内的部分。阻挡电介质部分可以形成为离散的材料部分或阻挡电介质层内的多个部分。可以通过沉积电荷俘获材料层并且在绝缘层的级处选择性地移除电荷俘获材料层的部分来形成离散的硅氮化物部分。可以采用各种方案来单体化电荷俘获材料层。

Three-Dimensional Memory Device with Discrete Silicon Nitride Charge Storage Area

A discrete silicon nitride portion can be formed at each stage of the conductive layer in the alternating stack of the insulating layer and the conductive layer. The discrete silicon nitride portion can be used as a charge trapping material portion, each of which is transversely contacted by the tunneling dielectric portion on the front side and the barrier dielectric portion on the back side. The tunneling dielectric part can be formed into a discrete material part or a part within the tunneling dielectric layer. The barrier dielectric part can be formed into a discrete material part or a plurality of parts within the barrier dielectric layer. Discrete silicon nitride can be formed by depositing a charge trapping material layer and selectively removing the part of the charge trapping material layer at the insulating layer level. Various schemes can be used to monomerize charge trapping layers.

【技术实现步骤摘要】
【国外来华专利技术】含有离散的硅氮化物电荷储存区域的三维存储器器件相关申请的交叉引用本申请要求2016年2月22日提交的美国专利申请No.15/049，444的优先权，其内容通过引用以其整体并入本文。
本公开总体上涉及半导体器件领域，并且具体涉及三维存储器器件，诸如垂直NAND串和其它三维器件、以及其制造方法。
技术介绍
在T.Endoh等人的标题为“NovelUltraHighDensityMemoryWithAStacked-SurroundingGateTransistor(S-SGT)StructuredCell”，IEDMProc.(2001)33-36的文章中公开了每个单元具有一位的三维垂直NAND串。
技术实现思路
根据本公开的一方面，提供了一种结构，其包括：位于衬底之上的绝缘层和导电层的交替堆叠体；以及延伸穿过交替堆叠体并且包括横向围绕垂直半导体沟道的存储器元件的存储器堆叠体结构。存储器元件中的每一个从外到内包括阻挡电介质部分、包括硅氮化物的电荷俘获材料部分、以及隧穿电介质部分。电荷俘获材料部分中的每一个彼此垂直地间隔，并且不接触任何其它的电荷俘获材料部分。隧穿电介质部分中的每一个彼此垂直地本文档来自技高网...

【技术保护点】
1.一种结构，包括：位于衬底之上的绝缘层和导电层的交替堆叠体；以及存储器堆叠体结构，所述存储器堆叠体延伸穿过所述交替堆叠体并且包括横向地围绕垂直半导体沟道的存储器元件，其中：所述存储器元件中的每一个从外到内包括阻挡电介质部分、包括硅氮化物的电荷俘获材料部分、以及隧穿电介质部分；所述电荷俘获材料部分中的每一个彼此垂直地间隔，并且不接触任何其它的所述电荷俘获材料部分；并且所述隧穿电介质部分中的每一个彼此垂直地间隔，并且不接触任何其它的所述隧穿电介质部分。

【技术特征摘要】
【国外来华专利技术】2016.02.22 US 15/049,4441.一种结构，包括：位于衬底之上的绝缘层和导电层的交替堆叠体；以及存储器堆叠体结构，所述存储器堆叠体延伸穿过所述交替堆叠体并且包括横向地围绕垂直半导体沟道的存储器元件，其中：所述存储器元件中的每一个从外到内包括阻挡电介质部分、包括硅氮化物的电荷俘获材料部分、以及隧穿电介质部分；所述电荷俘获材料部分中的每一个彼此垂直地间隔，并且不接触任何其它的所述电荷俘获材料部分；并且所述隧穿电介质部分中的每一个彼此垂直地间隔，并且不接触任何其它的所述隧穿电介质部分。2.如权利要求1所述的结构，其中，所述阻挡电介质部分中的每一个彼此垂直地间隔，并且不接触任何其它的所述阻挡电介质部分。3.如权利要求1所述的结构，其中，所述电荷俘获材料部分中的每一个接触相应的上面的绝缘层的底表面和相应的下面的绝缘层的顶表面。4.如权利要求3所述的结构，其中，所述电荷俘获材料部分中的每一个的面向所述半导体沟道的内侧壁关于位于所述垂直半导体沟道周围的所述绝缘层的侧壁远离所述半导体沟道横向地向外偏移，并且每个电荷俘获材料部分在其顶部和底部比在其中间更厚。5.如权利要求1所述的结构，其中，所述隧穿电介质部分是连续隧穿电介质层内的延伸穿过所述交替堆叠体的材料部分。6.如权利要求1所述的结构，其中，所述电荷俘获材料部分中的每一个接触相应的上覆的绝缘层的侧壁表面和相应的下卧的绝缘层的侧壁表面。7.如权利要求6所述的结构，其中，所述电荷俘获材料部分中的每一个的内侧壁关于位于所述垂直半导体沟道周围的所述绝缘层的侧壁向着所述垂直半导体沟道横向地向内偏移。8.如权利要求1所述的结构，其中：所述导电层之中的第一导电层包含具有第一厚度的体部分、与相应的阻挡电介质部分接触并具有小于所述第一厚度的第二厚度的端部部分；并且所述绝缘层之中的第一绝缘层位于所述第一导电层下面，包含其中没有任何固体材料的腔，其中所述腔位于所述端部部分下方并且不延伸到位于所述第一导电层的体部分下面的任何区域。9.如权利要求1所述的结构，其中：所述结构包括位于器件区域中的垂直NAND器件；并且所述导电层包括或电连接到所述垂直NAND器件的相应的字线。10.如权利要求9所述的结构，其中：所述器件区域包括：多个垂直半导体沟道，其中所述多个垂直半导体沟道中的每一个的至少一个端部部分实质上垂直于所述衬底的顶表面延伸；多个电荷储存区域，每个电荷储存区域位于与所述多个垂直半导体沟道中相应的一个相邻；以及多个控制栅电极，所述多个控制栅电极具有实质上平行于所述衬底的顶表面延伸的条形形状；所述多个控制栅电极至少包括位于第一器件级中的第一控制栅电极和位于第二器件级中的第二控制栅电极；所述堆叠体中的导电层与所述多个控制栅电极电接触并且从所述器件区域延伸到包含所述多个导电通孔连接的接触区域；并且所述衬底包括含有用于所述NAND器件的驱动器电路的硅衬底。11.一种结构，包括：位于衬底之上的绝缘层和导电层的交替堆叠体；以及存储器堆叠体结构，所述存储器堆叠体结构延伸穿过所述交替堆叠体并且包括横向地围绕垂直半导体沟道的存储器元件，其中：所述存储器元件中的每一个从外到内包括阻挡电介质部分、包括硅氮化物的电荷俘获材料部分、以及隧穿电介质部分；所述电荷俘获材料部分中的每一个彼此垂直地间隔，并且不接触任何其他的所述电荷俘获材料部分；并且所述电荷俘获材料部分中的每一个具有比位于相同级的导电层的最大垂直范围更大的垂直范围。12.如权利要求11所述的结构，其中，每个电荷俘获材料部分与所述绝缘层的至少一个侧壁物理接触。13.如权利要求12所述的结构，其中，所述电荷俘获材料部分中的至少一个与上面的绝缘层的侧壁和下面的绝缘层的侧壁物理接触。14.如权利要求11所述的结构，其中，所述阻挡电介质部分是连续阻挡电介质层内的延伸穿过所述交替堆叠体的材料部分。15.如权利要求11所述的结构，其中，所述隧穿电介质部分是连续隧穿电介质层内的延伸穿过所述交替堆叠体的材料部分。16.如权利要求11所述的结构，其中，所述阻挡电介质层在所述绝缘体层的每级处朝向所述半导体沟道向内起伏，并且在所述导电层的每级处远离所述半导体沟道向外起伏。17.如权利要求11所述的结构，其中，所述电荷俘获材料部分中的每一个包括具有垂直中心部分、渐缩的上部部分和渐缩的下部部分的侧壁。18.如权利要求11所述的结构，其中：所述阻挡电介质部分包括选自硅氧化物和硅氮氧化物的材料；并且所述隧穿电介质部分包括选自硅氧化物和硅氮氧化物的材料。19.如权利要求11所述的结构，其中：所述结构包括位于器件区域中的垂直NAND器件；所述导电层包括或电连接到所述垂直NAND器件的相应的字线；所述器件区域包括：多个垂直半导体沟道，其中所述多个垂直半导体沟道中的每一个的至少一个端部部分实质上垂直于所述衬底的顶表面延伸；多个电荷储存区域，每个电荷储存区域位于与所述多个垂直半导体沟道中相应的一个相邻；以及多个控制栅电极，所述多个控制栅电极具有实质上平行于所述衬底的顶表面延伸的条形形状；所述多个控制栅电极至少包括位于第一器件级中的第一控制栅电极和位于第二器件级中的第二控制栅电极；所述堆叠体中的导电层与所述多个控制栅电极电接触并且从所述器件区域延伸到包含所述多个导电通孔连接的接触区域；并且所述衬底包括含有用于所述NAND器件的驱动器电路的硅衬底。20.一种形成半导体器件的方法，包括：在衬底之上形成绝缘层和间隔体材料层的交替堆叠体；形成延伸穿过所述交替堆叠体的存储器开口；在所述存储器开口中形成包括存储器元件的存储器堆叠体结构，其中：所述存储器元件中的每一个从外到内包括阻挡电介质部分、包括硅氮化物的电荷俘获材料部分、以及隧穿电介质部分，所述电荷俘获材料部分中的每一个彼此垂直地间隔，并且不接触任何其他的所述电荷俘获材料部分；并且所述隧穿电介质部分中的每一个彼此垂直地间隔，并且不接触任何其他的所述隧穿电介质部分；以及在所述存储器堆叠体结构内部形成垂直半导体沟道。21.如权利要...

【专利技术属性】
技术研发人员：J于，Z卢，D毛，张艳丽，A塞罗夫，C葛，J阿尔斯梅尔，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国,US