半导体存储装置及其操作方法制造方法及图纸

半导体存储装置及其操作方法。半导体存储装置可以包括控制逻辑。控制逻辑可以通过读取和写入(读取/写入)电路来联接至位线并且可以联接至字线。控制逻辑被配置为确定用于读写电路的选通信号的激活时间的持续时间。

Semiconductor Storage Device and Its Operation Method

Semiconductor storage device and its operation method. Semiconductor storage devices may include control logic. The control logic can be connected to the bit line by reading and writing (read/write) circuits and to the word line. The control logic is configured to determine the duration of the activation time of the selected signal for the read and write circuit.

【技术实现步骤摘要】
半导体存储装置及其操作方法
本公开的方案可以涉及电子装置，并且更具体地，可以涉及半导体存储装置及其操作方法。
技术介绍
存储装置可以被形成为将串相对于半导体基板水平布置的二维结构，或者可以被形成为将串相对于半导体基板垂直布置的三维结构。三维半导体装置是为了克服二维半导体装置中的集成度的限制而设计的存储装置，并且可以包括垂直堆叠在半导体基板上的多个存储单元。
技术实现思路
根据本公开的一方面，可以提供一种半导体存储装置。该半导体存储装置可以包括包含多个存储块的存储单元阵列。该半导体存储装置可以包括配置为从存储单元阵列读取数据的读写电路。该半导体存储装置可以包括配置为控制读写电路对存储单元阵列执行读取操作的控制逻辑。控制逻辑可以被配置为通过根据连接至存储块的字线的位置施加选通信号(strobesignal)的不同激活时间来执行读取操作。根据本公开的一方面，可以提供一种操作半导体存储装置的方法。该方法可以包括将联接至半导体存储装置的存储块的多个字线分组为多个字线组。该方法可以包括根据温度来确定针对每个字线组的选通信号的激活时间。该方法可以包括将所确定的选通信号的激活时间存储在半导体存储装置的查找表中。根据本公开的一方面，可以提供一种操作半导体存储装置的方法。该方法可以包括接收读取命令和地址。该方法可以包括接收半导体存储装置的温度测量结果。该方法可以包括参照查找表并基于温度测量结果和与地址对应的字线的位置来确定选通信号的激活时间。该方法可以包括基于所确定的选通信号的激活时间来执行读取操作。根据本公开的一方面，可以提供一种半导体存储装置。该半导体存储装置可以包括联接在字线与位线之间的多个存储单元。该半导体存储装置可以包括分别联接至位线的多个页缓冲器，每个页缓冲器被配置为接收选通信号以在读取操作中从存储单元读取数据。该半导体存储装置可以包括控制逻辑，所述控制逻辑被配置为基于联接至存储单元以从其读取数据的字线的位置和温度测量结果来确定选通信号的激活时间的持续时间。根据本公开的一方面，可以提供一种半导体存储装置。该半导体存储装置可以通过读取和写入(读取/写入)电路来联接至位线并通过地址解码器来联接至字线的控制逻辑。所述控制逻辑可以被配置为基于包括字线在内的组以及与选通信号的激活时间的持续时间相关联的温度范围来确定用于读写电路的选通信号的激活时间的持续时间。根据本公开的一方面，可以提供一种半导体存储装置。该半导体存储装置可以包括联接在字线与位线之间的多个存储单元。该半导体存储装置可以包括分别联接至位线的多个页缓冲器，每个页缓冲器被配置为接收选通信号以在读取操作中从存储单元读取数据。该半导体存储装置可以包括控制逻辑，所述控制逻辑被配置为基于包括字线在内的组以及温度范围来确定选通信号的激活时间的持续时间，所述字线联接至要由页缓冲器从其读取数据的存储装置。附图说明图1是例示根据本公开的实施方式的半导体存储装置的框图。图2是例示图1中的控制逻辑的框图。图3是例示根据实施方式的示例的页缓冲器的电路图。图4是例示根据实施方式的示例的页缓冲器的操作的时序图。图5是例示根据本公开的实施方式的对多个字线进行分组并施加不同的选通信号的方法的示图。图6是例示基于图5中的分组结果的施加到多个字线中的每一组的选通信号的示图。图7是例示根据本公开的实施方式的对多个字线进行分组并施加不同的选通信号的方法的示图。图8是例示基于图7中的分组结果的施加到多个字线中的每一组的选通信号的示图。图9是例示根据本公开的实施方式的对多个字线进行分组并施加不同的选通信号的方法的示图。图10是例示根据本公开的实施方式的半导体存储装置的操作方法的流程图。图11是例示在查找表中存储图10中的选通信号的激活时间(activationtime)的步骤的流程图。图12是例示参照图10中的查找表来执行半导体存储装置的读取操作的步骤的流程图。图13是例示包括图1中的半导体存储装置的存储系统的框图。图14是例示图13中的存储系统的应用示例的框图。图15是例示包括参照图14描述的存储系统的计算系统的框图。具体实施方式以下，将参照附图来详细描述本公开的实施方式的示例。相同的附图标记用于表示与其它附图中例示的元件相同的元件。在以下描述中，可以仅描述理解根据实施方式的示例的操作所必需的部分，并且可以省略其它部分的描述，以免使实施方式的重要构思模糊不清。在附图中，为了说明清楚，可以夸大尺寸。将理解的是，当元件被称为“位于”两个元件“之间”时，它可以是这两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。相同的附图标记始终指代相同的元件。实施方式可以提供具有改进可靠性的半导体存储装置。实施方式可以提供具有改进可靠性的半导体存储装置的操作方法。图1是例示根据本公开的实施方式的半导体存储装置100的框图。参照图1，半导体存储装置100包括存储单元阵列110、地址解码器120、读取和写入(读取/写入)电路130、控制逻辑140、电压发生器150、输入和输出(输入/输出)缓冲器160和温度测量单元170。存储单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过字线WL来联接至地址解码器120。尽管图1中未例示，但是诸如漏极选择线DSL、公共源极线CSL和源极选择线SSL等这样的其它行线RL也可以联接至多个存储块BLK1至BLKz和地址解码器120。多个存储块BLK1至BLKz通过位线BL1至BLm来联接至读写电路130。多个存储块BLK1至BLKz中的每一个均包括多个存储单元。在实施方式中，多个存储单元是非易失性存储单元。在实施方式中，多个存储单元可以是以二维布置来设置的存储单元。在这种情况下，多个存储块BLK1至BLKz包括以二维布置来设置的存储单元。在另一实施方式中，多个存储单元可以是以三维布置来设置的存储单元。在这种情况下，多个存储块BLK1至BLKz包括以三维布置来设置的存储单元。地址解码器120通过字线WL来联接至多个存储块BLK1到BLKz。地址解码器120被配置为响应于控制逻辑140的控制而进行操作。由控制逻辑140在编程操作中接收的地址ADDR包括块地址BADD和行地址RADD。地址解码器120通过控制逻辑140来接收块地址BADD和行地址RADD。地址解码器120被配置为在控制逻辑接收到地址ADDR之后解码从控制逻辑140接收的块地址BADD。地址解码器120根据所解码的块地址BADD来从多个存储块BLK1至BLKz中选择一个存储块。地址解码器120被配置为在控制逻辑接收到地址ADDR之后解码从控制逻辑140接收的行地址RADD。地址解码器120被配置为根据所解码的行地址来选择已选存储块的一个本地字线。例如，地址解码器120将从电压发生器150接收的编程电压或读取电压施加到已选本地字线，并将从电压发生器150接收的编程通过电压或读取通过电压施加到未选本地字线。电压发生器150响应于控制逻辑140的控制而进行操作。电压发生器150通过使用从外部提供的电源电压(以下，称为外部电源电压)来生成内部电源电压。例如，电压发生器150通过调节外部电源电压来生成内部电源电压。所生成的内部电源电压可以用作地址解码器120、读写电路130、控制逻辑140、输本文档来自技高网...

【技术保护点】
1.一种半导体存储装置，该半导体存储装置包括：存储单元阵列，所述存储单元阵列包括多个存储块；读写电路，所述读写电路被配置为从所述存储单元阵列读取数据；以及控制逻辑，所述控制逻辑被配置为控制所述读写电路对所述存储单元阵列执行读取操作，其中，所述控制逻辑被配置为通过根据连接至存储块的字线的位置施加选通信号的不同激活时间来执行读取操作。

【技术特征摘要】
2017.05.16 KR 10-2017-00605961.一种半导体存储装置，该半导体存储装置包括：存储单元阵列，所述存储单元阵列包括多个存储块；读写电路，所述读写电路被配置为从所述存储单元阵列读取数据；以及控制逻辑，所述控制逻辑被配置为控制所述读写电路对所述存储单元阵列执行读取操作，其中，所述控制逻辑被配置为通过根据连接至存储块的字线的位置施加选通信号的不同激活时间来执行读取操作。2.根据权利要求1所述的半导体存储装置，其中，所述控制逻辑包括存储选通信号的激活时间的查找表，所述选通信号的所述激活时间是针对联接至所述存储块的每个字线来定义的。3.根据权利要求2所述的半导体存储装置，其中，当所述半导体存储装置接收到读取命令和地址时，参照所述查找表，所述控制逻辑确定针对与所接收的所述地址对应的字线的选通信号的激活时间。4.根据权利要求3所述的半导体存储装置，该半导体存储装置还包括：温度测量单元，所述温度测量单元被配置为测量所述半导体存储装置的温度，并且将测量结果发送给所述控制逻辑。5.根据权利要求4所述的半导体存储装置，其中，所述查找表存储选通信号的激活时间，针对多个温度区段中的各个温度区段定义所述选通信号的所述激活时间中的各个选通信号的激活时间。6.根据权利要求2所述的半导体存储装置，其中，联接至所述存储块的所述字线被分组为多个组，并且所述查找表存储针对所述多个组中的每一个组而定义的选通信号的激活时间。7.根据权利要求6所述的半导体存储装置，其中，属于各个所述组中的两个或更多个组的字线的数量相同。8.根据权利要求6所述的半导体存储装置，其中，属于各个所述组中的两个或更多个组的字线的数量不同。9.一种操作半导体存储装置的方法，该方法包括以下步骤：将联接至所述半导体存储装置的存储块的多个字线分组为多个字线组；根据温度来确定针对每个所述字线组的选通信号的激活时间；以及将所确定的所述选通信号的所述激活时间存储在所述半导体存储装置的查找表中。10.根据权利要求9所述的方法，其中，在对联接至所述半导体存储装置的所述存储块的所述多个字线进行分组的步骤中确定的所述字线组中的至少两个或更多个字线组包括相同数量的字线。11.根据权利要求9所述的方法，其中，在对联接至所述半导体存储装置的所述存储块的所述多个字线进行分组的步骤中确定的所述字线组中的至少两个或更多个字线组包括不同数量的字线。12.根据权利要求9所述的方法，其中，在根据所述温度来确定针对每个所述字线组的所述选通信号的所述激活时间的步骤中，随着字线组变得越接近于联接至所述存储块的漏极选择线，针对所述字线组的所述选通信号的所述激活时间被确定为相对越长。13.根据权利要求9所述的方法，其中，在根据所述温度来确定针对每个所述字线组的所述选通信号的所述激活时间的步骤中，随着字线组变得越接近于联接至所述存储块的源极选择线，针对所述字线组的所述选通信号的所述激活时间被确定为相对越长。14.根据权利要求9所述的方法，其中，在根据所述温度来确定针对每个所述...

【专利技术属性】
技术研发人员：崔吉福，赵诚勋，金成镐，朴玟相，李庆泽，曹明宽，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR