光刻掩模制造技术

本公开实施例提供一种光刻掩模。光刻掩模包括基板，其包含低热膨胀材料。光刻掩模也包括反射结构，设置于基板上方。反射结构包括第一层和设置于第一层上方的第二层。至少第二层为多孔。光刻掩模的制造方法包括于基板上方形成多层反射结构，形成多层反射结构包括形成多个重复薄膜对，薄膜对各自包括第一层和多孔第二层。于多层反射结构形成上方盖层。于盖层上方形成吸收层。

【技术实现步骤摘要】
光刻掩模
本公开实施例涉及光刻掩模，更具体涉及光刻掩模的多层反射结构。
技术介绍
半导体集成电路(integratedcircuit，IC)产业历经了快速成长，集成电路材料及设计上的进步已产生了数代的集成电路，每一代较前一世代皆具有体积更小且更精密的电路。在集成电路发展的进程上，功能密度(即，每一芯片的内连线装置的数量)逐渐增加的同时，几何尺寸(即，利用工艺步骤可以产生的最小元件(或线))逐渐缩小。此微缩化(scalingdown)工艺通常可提供增加产率及降低相关成本的优点。然而，这些进步也增加了处理及制造集成电路的复杂度。并且，为了实现这些进展，相似的发展在集成电路处理与制造中是必需的。举例来说，对更高分辨率的光刻工艺的需求成长。光刻技术之一为极紫外光光刻(extremeultravioletlithography，EUVL)。其他技术包括X射线光刻、离子投影光刻、电子束投影光刻和多重电子束无掩模光刻。EUVL采用的扫描机(scanner)所用的光位于极紫外线(EUV)区，其波长介于约1纳米(nm)至100nm之间。与某些光学扫描机类似，除非EUV扫描机采用反射式而非折射式(也就是使用反射镜而非透镜)，一些EUV扫描机可提供4倍缩小的投影晒印。EUV扫描机提供所需的图案至形成于反射掩模上的吸收层(EUV掩模吸收物)上。在目前用于制作集成电路的EUVL中，可采用双光强度掩模(BIM)。EUVL非常类似于以掩模晒印晶片的光刻工艺，差别在于EUVL采用的光位于EUV区(也就是波长为13.5nm)。在此波长范围中，几乎所有的材料都对此种射线具有高吸收度。如此一来，反射式光学元件比折射式光学元件更适用。多层(multi-layered，ML)结构作为EUV的空白掩模。然而公知的EUV掩模与其制作方法仍具有缺点。举例来说，EUV掩模具有一多层反射结构。公知的EUV掩模无法同时制造出高折射率和低消光系数的多层反射结构。公知的EUV掩模的多层反射结构也会遭受到多层反射结构的薄膜对之间的交互扩散问题。EUV光刻系统与工艺通常适用于特定目的而无法泛用于所有领域。综上所述，目前亟需新的EUV光刻方法系统以解决上述问题。
技术实现思路
依据本公开一些实施例，提供一种光刻掩模。上述光刻掩模包括一基板，其包含一低热膨胀材料；以及一反射结构，设置于上述基板上方，其中上述反射结构包括：一第一层和设置于上述第一层上方的一第二层，且其中至少上述第二层为多孔。依据本公开一些实施例，提供一种进行光刻工艺的方法。上述进行光刻工艺的方法包括使用一光刻掩模进行上述光刻工艺，上述光刻掩模包括：一基板，其包含一低热膨胀材料(LTEM)；以及一反射结构，设置于上述基板上方，其中上述反射结构包括多个一第一层和一第二层的重复薄膜对，且其中多个孔洞设置于上述第二层中而非设置于上述第一层中。依据本公开一些实施例，提供一种光刻掩模的制造方法。上述光刻掩模的制造方法包括：于一基板上方形成一多层反射结构，上述基板包含一低热膨胀材料其中上述形成上述多层反射结构包括形成多个重复薄膜对，其中上述些薄膜对各别包括一第一层和一多孔第二层；于上述多层反射结构上方形成一盖层；以及于上述盖层上方形成一吸收层。附图说明以下将配合所附附图详述本公开的实施例，应注意的是，依照工业上的标准实施，以下图示并未按照比例绘制，事实上，可能任意的放大或缩小元件的尺寸以便清楚表现出本公开的特征。而在说明书及附图中，除了特别说明外，同样或类似的元件将以类似的符号表示。图1显示根据本公开一些实施例所构成的一光刻系统的示意图。图2显示根据本公开一些实施例所构成的一极紫外光(EUV)掩模。图3为依据本公开一些实施例的极紫外光(EUV)掩模的多层反射结构的部分剖面示意图。图4A显示根据本公开一些实施例的斜向沉积(GLAD)工艺。图4B显示如何利用根据本公开一些实施例的斜向沉积(GLAD)工艺于一基板上形成一材料。图5显示根据本公开一些实施例的反射多层结构的反射率和反射多层结构的多孔比值之间关系的图。图6为一流程图，其显示根据本公开一些实施例的极紫外光(EUV)掩模的制造和使用方法。附图标记说明：10～光刻系统；12～射线源；14～照射器；16～掩模站点；18～掩模；20～投影光学盒；22～瞳状相位调整器；24～投影瞳面；26～半导体基板；28～基板台；30～基板；32～导电层；34～多层结构；36～盖层；38～缓冲层；40～吸收层；100～层；120～层；130～硅化物层；200～孔洞；300～基板；320～入射蒸气；340～沉积材料360～孔洞；400～倾斜角；600～图；610～线；630～横条；700～方法；710、720、730、740～操作；D、L～横向尺寸；P～间距；α、β、～角度。具体实施方式以下的公开内容提供许多不同的实施例或范例，以实施本案的不同特征。而本公开以下的公开内容是叙述各个构件及其排列方式的特定范例，以求简化说明。当然，这些特定的范例并非用以限定。例如，若是本公开以下的内容叙述了将一第一特征形成于一第二特征之上或上方，即表示其包含了所形成的上述第一特征与上述第二特征是直接接触的实施例，也包含了尚可将附加的特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与上述第二特征可能未直接接触的实施例。另外，本公开中不同范例可能使用重复的参考符号和/或标记。这些重复是为了简化与清晰的目的，并非用以限定各个实施例和/或所述外观结构之间的关系。再者，为了方便描述附图中一元件或特征部件与另一(多个)元件或(多个)特征部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“较下部”、“上方”、“较上部”及类似的用语等。除了附图所绘示的方位之外，空间相关用语用以涵盖使用或操作中的装置的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。极紫外光(EUV)光刻工艺因为能够达到制作小尺寸半导体元件的能力，所以已被广泛应用。然而，公知进行EUV光刻工艺的系统和方法仍然具有缺点。举例来说，EUV系统使用光刻掩模，光刻掩模用以进行EUV光刻工艺。这种EUV光刻掩模通常包括由形成多个薄膜对的一多层反射结构以反射EUV射线。为了优化反射结构的性能，理想的材料(用于每一个薄膜对中的其中一层)会具有高折射率(refractiveindex)(例如，实质上等于1)和低消光系数(absorptioncoefficient)(例如，实质上等于0)。另外，会想要减少在薄膜对中层与层之间的交互扩散(inter-diffusion)。然而，公知EUV反射结构未能达到上述所有条件。因此，公知EUV光刻掩模的性能并未最佳化。为了克服前述问题，本公开实施例提供一种光刻掩模(和一种光刻掩模的制造方法)，其具有多孔多层反射结构。多孔多层反射结构可有效作为实质上具有高折射率(例如，实质上等于1)和低消光系数(例如，实质上等于0)的材料。多孔多层反射结构也可减少在薄膜对中层与层之间的交互扩散。以下会用图1-图6详细说明本公开实施例。首先，会用图1-图2详细说明本公开实施例的EUV光刻系统。接着，会用图3-图6详细说明本公开实施例的反射多层结构及其制造方法。图1本文档来自技高网...

【技术保护点】
1.一种光刻掩模，包括：一基板，其包含一低热膨胀材料；以及一反射结构，设置于该基板上方，其中该反射结构包括：一第一层和设置于该第一层上方的一第二层，且其中至少该第二层为多孔。

【技术特征摘要】
2017.04.27 US 62/490,874;2017.10.31 US 15/7...

【专利技术属性】
技术研发人员：石志聪，石世昌，陈立锐，郑博中，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71