半导体结构及其形成方法技术

一种半导体结构及其形成方法，方法包括：提供基底，包括用于形成核心器件的核心区以及用于形成周边器件的周边区；通过沉积工艺在基底上形成栅氧化层；在栅氧化层上形成伪栅电极层；在伪栅电极层露出的基底上形成层间介质层，层间介质层露出伪栅电极层顶部；去除伪栅电极层；去除核心区栅氧化层。在半导体结构的制造中，通常在形成栅氧化层之前对基底进行阈值电压离子注入工艺，且形成栅氧化层的工艺通常为热氧化工艺，本发明专利技术通过沉积工艺在基底上形成栅氧化层，相比热氧化工艺，沉积工艺的工艺温度较低，即热预算较少，因此可以减少阈值电压离子注入工艺后注入离子的流失，从而可以提高阈值电压对阈值电压离子注入工艺的敏感度。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。鳍式场效应管按照功能区分主要分为核心(Core)器件和周边(I/O)器件(或称为输入/输出器件)。通常情况下，周边器件的工作电压比核心器件的工作电压大的多。为防止电击穿等问题，当器件的工作电压越大时，要求器件的栅介质层的厚度越厚，因此，周边器件的栅介质层的厚度通常大于核心器件的栅介质层的厚度。但是，现有技术形成的半导体结构的电学性能有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供基底，所述基底包括用于形成核心器件的核心区、以及用于形成周边器件的周边区；通过沉积工艺，在所述基底上形成栅氧化层；在所述栅氧化层上形成伪栅电极层；在所述伪栅电极层露出的基底上形成层间介质层，所述层间介质层露出所述伪栅电极层顶部；去除所述伪栅电极层；去除所述伪栅电极层后，去除所述核心区的栅氧化层。可选的，所述沉积工艺的步骤包括：采用原子层沉积法或高温氧化物沉积法，在所述基底上形成第一氧化层；采用热氧化法，在所述第一氧化层和所述基底之间形成第二氧化层；采用原子层沉积法或高温氧化物沉积法，在所述第一氧化层上形成第三氧化层。可选的，所述第一氧化层的厚度为至所述第二氧化层的厚度为至所述第三氧化层的厚度为至可选的，采用原子层沉积法在所述基底上形成第一氧化层，所述第一氧化层的材料为氧化硅；形成所述第一氧化层的步骤中，所述原子层沉积法的参数包括：反应前驱体为含硅的前驱体，工艺温度为80摄氏度至300摄氏度，压强为0.1托至20托，沉积次数为1次至2次。可选的，所述热氧化法的工艺为原位蒸汽生成氧化工艺。可选的，所述第二氧化层的材料为氧化硅，所述原位蒸汽生成氧化工艺的参数包括：反应气体为O2和H2，O2流量为1sccm至30sccm，H2流量为1.5sccm至15sccm，工艺温度为700摄氏度至1200摄氏度。可选的，采用原子层沉积法在所述第一氧化层上形成第三氧化层，所述第三氧化层的材料为氧化硅；形成所述第三氧化层的步骤中，所述原子层沉积法的参数包括：反应前驱体为含硅的前驱体，工艺温度为80摄氏度至300摄氏度，压强为0.1托至20托，沉积次数为1次至3次。可选的，所述栅氧化层的材料为氧化硅。可选的，在所述基底上形成栅氧化层后，在所述栅氧化层上形成伪栅电极层之前，所述形成方法还包括：对所述基底进行退火处理。可选的，所述退火处理的参数包括：退火温度为950摄氏度至1100摄氏度，退火时间为0.1秒至10秒，反应气体为N2或O2。可选的，提供基底的步骤中，所述基底包括衬底以及位于所述衬底上分立的鳍部；在所述基底上形成栅氧化层的步骤中，所述栅氧化层横跨所述鳍部，且覆盖所述鳍部的侧壁表面和顶部表面。相应的，本专利技术还提供一种半导体结构，包括：基底，所述基底包括用于形成核心器件的核心区、以及用于形成周边器件的周边区；层间介质层，位于所述基底上，所述层间介质层内具有露出所述基底的开口；栅氧化层，位于所述开口露出的周边区基底上，所述栅氧化层通过沉积工艺形成。可选的，所述栅氧化层包括：位于所述基底上的第一氧化层，所述第一氧化层通过原子层沉积法或高温氧化物沉积法形成；位于所述第一氧化层和基底之间的第二氧化层，所述第二氧化层通过热氧化法形成；位于所述第一氧化层上的第三氧化层，所述第三氧化层通过原子层沉积法或高温氧化物沉积法形成。可选的，所述第一氧化层的厚度为至所述第二氧化层的厚度为至所述第三氧化层的厚度为至可选的，所述基底包括衬底以及位于所述衬底上分立的鳍部；所述栅氧化层横跨所述鳍部，且覆盖所述鳍部的侧壁表面和顶部表面。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术提供的半导体结构的形成方法的技术方案中，通过沉积工艺，在所述基底上形成栅氧化层；在半导体结构的制造中，通常在形成栅氧化层之前对基底进行阈值电压离子注入(VtImplant)工艺，且形成栅氧化层的工艺通常为热氧化工艺，相比热氧化工艺，沉积工艺的工艺温度较低，即热预算(thermalbudget)较少，因此通过本专利技术所述技术方案，可以减少阈值电压离子注入工艺后注入离子的流失，从而可以提高阈值电压对阈值电压离子注入工艺的敏感度(即dopantsensitivity)、提高所形成半导体结构的载流子迁移率，且易于获得不同的器件阈值电压。可选方案中，所述沉积工艺的步骤包括：采用原子层沉积法或高温氧化物沉积法，在所述基底上形成第一氧化层；采用热氧化法，在所述第一氧化层和所述基底之间形成第二氧化层；采用原子层沉积法或高温氧化物沉积法，在所述第一氧化层上形成第三氧化层。一方面，通过所述热氧化法，不仅有利于提高所述第一氧化层的致密度，使所形成栅氧化层的质量得到提高，而且可以降低所述栅氧化层和基底界面(interface)处的界面态密度，从而有利于提高所形成半导体结构的可靠性性能；另一方面，通过所述第一氧化层、第二氧化层和第三氧化层的形成工艺的合理搭配，在尽可能提高所述栅氧化层质量的同时，降低热预算，从而提高阈值电压对阈值电压离子注入工艺的敏感度。可选方案中，在所述基底上形成栅氧化层后，在所述栅氧化层上形成伪栅电极层之前，所述形成方法还包括：对所述基底进行退火处理。通过所述退火处理，有利于进一步提高所述栅氧化层的质量。本专利技术所提供的半导体结构包括栅氧化层，所述栅氧化层通过沉积工艺形成；在半导体结构的制造中，通常在形成栅氧化层之前对基底进行阈值电压离子注入，且形成栅氧化层的工艺通常为热氧化工艺，相比热氧化工艺，沉积工艺的工艺温度较低，即热预算较少，因此本专利技术所述基底内注入离子的流失较少，从而可以提高阈值电压对阈值电压离子注入工艺的敏感度、提高半导体结构的载流子迁移率，且易于获得不同的器件阈值电压。可选方案中，所述栅氧化层包括：位于所述基底上的第一氧化层，所述第一氧化层通过原子层沉积法或高温氧化物沉积法形成；位于所述第一氧化层和基底之间的第二氧化层，所述第二氧化层通过热氧化法形成；位于所述第一氧化层上的第三氧化层，所述第三氧化层通过原子层沉积法或高温氧化物沉积法形成。一方面，所述热氧化法不仅有利于提高所述第一氧化层的致密度，使所述本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括用于形成核心器件的核心区、以及用于形成周边器件的周边区；通过沉积工艺，在所述基底上形成栅氧化层；在所述栅氧化层上形成伪栅电极层；在所述伪栅电极层露出的基底上形成层间介质层，所述层间介质层露出所述伪栅电极层顶部；去除所述伪栅电极层；去除所述伪栅电极层后，去除所述核心区的栅氧化层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括用于形成核心器件的核心区、以及用于形成周边器件的周边区；通过沉积工艺，在所述基底上形成栅氧化层；在所述栅氧化层上形成伪栅电极层；在所述伪栅电极层露出的基底上形成层间介质层，所述层间介质层露出所述伪栅电极层顶部；去除所述伪栅电极层；去除所述伪栅电极层后，去除所述核心区的栅氧化层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述沉积工艺的步骤包括：采用原子层沉积法或高温氧化物沉积法，在所述基底上形成第一氧化层；采用热氧化法，在所述第一氧化层和所述基底之间形成第二氧化层；采用原子层沉积法或高温氧化物沉积法，在所述第一氧化层上形成第三氧化层。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一氧化层的厚度为至所述第二氧化层的厚度为至所述第三氧化层的厚度为至4.如权利要求2所述的半导体结构的形成方法，其特征在于，采用原子层沉积法在所述基底上形成第一氧化层，所述第一氧化层的材料为氧化硅；形成所述第一氧化层的步骤中，所述原子层沉积法的参数包括：反应前驱体为含硅的前驱体，工艺温度为80摄氏度至300摄氏度，压强为0.1托至20托，沉积次数为1次至2次。5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述热氧化法的工艺为原位蒸汽生成氧化工艺。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第二氧化层的材料为氧化硅，所述原位蒸汽生成氧化工艺的参数包括：反应气体为O2和H2，O2流量为1sccm至30sccm，H2流量为1.5sccm至15sccm，工艺温度为700摄氏度至1200摄氏度。7.如权利要求2所述的半导体结构的形成方法，其特征在于，采用原子层沉积法在所述第一氧化层上形成第三氧化层，所述第三氧化层的材料为氧化硅；形成所述第三氧化层的步骤中，所述原子层沉积法的参数包括...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31