一种含半绝缘区的槽栅功率MOS晶体管及其制备方法技术

本发明专利技术公开了一种含半绝缘区的槽栅功率MOS晶体管及其制备方法，属于高压电力电子技术领域。一种含半绝缘区的槽栅功率MOS晶体管，包括第二导电类型掺杂的源区、第一导电类型掺杂的基区和半绝缘区，第二导电类型掺杂的源区位于并排设置的第一导电类型掺杂的基区和半绝缘区上方，半绝缘区的底部与第二导电类型半导体掺杂的漂移层接触。半绝缘区是先采用离子注入第二导电类型的杂质实现反掺杂形成电中性层，然后依靠离子注入两性杂质元素形成半绝缘区。针对现有技术中槽栅功率MOS晶体管的UIS雪崩耐量低的问题，本发明专利技术能显著提高槽栅功率MOS晶体管的UIS雪崩耐量和鲁棒性，提高槽栅功率MOS晶体管抵御大电流能力，提高槽栅功率MOS晶体管的可靠性，并适当提高槽栅功率MOS晶体管的击穿电压。

【技术实现步骤摘要】
一种含半绝缘区的槽栅功率MOS晶体管及其制备方法
本专利技术涉及高压电力电子
，尤其涉及一种含半绝缘区的槽栅功率MOS晶体管及其制备方法。
技术介绍
随着功率变换装置性能要求的不断提高，对承担功率变换功能的功率MOS晶体管器件提出了更高的要求，其中之一是在非箝位感性负载开关过程(UIS)中具有较高的雪崩耐量，也即是具有较高的抗UIS雪崩击穿能力，这是由于UIS条件下储存在感性负载中的能量在关断时要求由功率MOS晶体管全部释放，这时电路中很高的电流应力很容易导致器件失效，因而雪崩击穿耐量的高低是体现功率MOS晶体管性能优劣的重要指标之一。研究发现槽栅功率MOS晶体管体内有一个天然的寄生三极管(BJT)，这个BJT由组成图1的槽栅功率MOS晶体管的第二导电类型掺杂的源区(21)、第一导电类型掺杂的基区(22)、第二导电类型掺杂的漂移区(12)构成，当槽栅功率MOS晶体管导通时，电流从漂移区(12)到源区(21)流经基区(22)会产生压降，这个压降抬升了BJT的基极电位，使BJT的发射结正偏，从而增加了寄生BJT导通的几率，而BJT的导通，极大增加了槽栅功率MOS晶体管的漏电流，MO本文档来自技高网...

【技术保护点】
1.一种含半绝缘区的槽栅功率MOS晶体管，其特征在于，包括第二导电类型掺杂的源区(21)、第一导电类型掺杂的基区(22)和半绝缘区(222)，第二导电类型掺杂的源区(21)位于并排设置的第一导电类型掺杂的基区(22)和半绝缘区(222)上方，半绝缘区(222)的底部与第二导电类型掺杂的漂移层(12)接触。

【技术特征摘要】
1.一种含半绝缘区的槽栅功率MOS晶体管，其特征在于，包括第二导电类型掺杂的源区(21)、第一导电类型掺杂的基区(22)和半绝缘区(222)，第二导电类型掺杂的源区(21)位于并排设置的第一导电类型掺杂的基区(22)和半绝缘区(222)上方，半绝缘区(222)的底部与第二导电类型掺杂的漂移层(12)接触。2.根据权利要求1的一种含半绝缘区的槽栅功率MOS晶体管，其特征在于，第二导电类型掺杂的源区(21)的宽度与第一导电类型掺杂的基区(22)和半绝缘区(222)的宽度之和相等。3.根据权利要求1的一种含半绝缘区的槽栅功率MOS晶体管，其特征在于，第一导电类型掺杂的基区(22)的深度和半绝缘区(222)的深度一致。4.根据权利要求1的一种含半绝缘区的槽栅功率MOS晶体管，其特征在于，第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型。5.根据权利要求1所述的一种含半绝缘区的槽栅功率MOS晶体管，其特征在于，第一导电类型掺杂的基区(22)和第二导电类型掺杂的源区(21)宽度比为1：1-3。6.根据权利要求1-5任一项所述的一种含半绝缘区的槽栅功率MOS晶体管，其特征在于，所述的槽栅功率MOS晶体管采用体硅、碳化硅、砷化...

【专利技术属性】
技术研发人员：周郁明，王兵，
申请(专利权)人：安徽工业大学，
类型：发明
国别省市：安徽,34