一种通孔免对位的功率器件及其制造方法技术

本发明专利技术适用于半导体领域，提供了一种通孔免对位的功率器件及其制备方法，该器件包括衬底和外延层以及，在外延层上具有一深槽结构，深槽结构中从外向内依次包括绝缘层和栅极，深槽结构通过氧化使绝缘层沿深槽方向形成小于60度的斗状结构，其顶部覆盖有氧化层；在深槽结构外的外延层通过离子注入形成的源极和沟道；以及通过刻蚀氧化层形成的通孔，通孔连接源极和沟道形成欧姆接触。本发明专利技术通过氧化使功率器件的绝缘层沿深槽方向呈斗状结构，从而保证在刻蚀通孔时不受光刻最小线宽和对位精度的限制，有利于增加器件密度，降低功率器件的导通电阻。

Through hole non contraposition power device and manufacturing method thereof

The invention is applicable to the semiconductor field and provides a through-hole non-aligned power device and a preparation method thereof. The device comprises a substrate, an epitaxial layer and a deep groove structure on the epitaxial layer. The deep groove structure comprises an insulating layer and a grid in turn from the outside to the inside. The deep groove structure makes the insulating layer shape along the deep groove direction by oxidation. A bucket-shaped structure of less than 60 degrees with an oxide layer at the top, a source and channel formed by ion implantation in the epitaxial layer outside the deep groove structure, and a through hole formed by etching the oxide layer connect the source and channel to form an ohmic contact. The insulating layer of the power device is bucket-shaped along the direction of the deep groove by oxidation, so as to ensure that the minimum line width and the alignment accuracy of the photolithography are not limited when etching the through hole, and the device density is increased and the on resistance of the power device is reduced.

【技术实现步骤摘要】
一种通孔免对位的功率器件及其制造方法
本专利技术属于半导体领域，尤其涉及一种通孔免对位的功率器件及其制造方法。
技术介绍
功率半导体是进行电能(功率)处理的半导体产品，在强电与弱点之间的转换控制中起着十分重要的作用，自诞生以来一直备受工程师的喜爱和关注。经过了很长一段时间的发展，功率半导体在相关电源电路中的应用已经不可替代。图1示出了一种常见的N型功率MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor，金属氧化物半导体场效晶体管)的结构，其中，1是高掺杂的衬底，其掺杂浓度通常在1e19以上，其电阻率通常是在0.5mΩ/cm-5mΩ/cm之间；2是衬底1上的外延层，器件的击穿电压主要取决于外延层的厚度和其掺杂浓度，对于击穿电压为100V的器件，其外延层的厚度通常需要大于8μm，器件的击穿电压越高，其对应的外延层掺杂浓度越低，外延层的厚度也越厚；3是栅氧层(GateOxide)，其厚度影响器件的阈值电压及其栅的击穿电压；4是多晶硅，用来形成栅极；5是P型沟道(Pbody)，其掺杂浓度决定了器件的阈值电压，并可以通过提高P型沟道的掺杂浓度来降低器件的寄生三极管导通；6是N型的源极；7是通孔，是用来连接源极6和P型沟道5。源极6是通过通孔7的侧壁跟重掺杂的P型沟道5相连，形成欧姆接触。为了保证通孔7跟P型沟道5有更好的欧姆接触，通常需要做一次CTImplant(ContactImplant，高掺杂的P型注入)，其注入的剂量通常在1e15以上，能量通常为40-60keV之间。为了满足大电流的功率器件设计需求，要求不断降低器件的导通电阻，从图1中可知，功率MOSFET的导通电阻由Rsub、Rdrift和Rch组成，对于不同击穿电压，Rsub、Rdrift和Rch的设计比例也不同。在低压器件中，如击穿电压小于80V的器件，沟道电阻Rch占总电阻的比例会超过20％，甚至会达到40％以上。因此，在器件击穿电压比较低的情况下，降低沟道电阻Rch对于降低器件的导通电阻尤为关键。目前，通常是通过提高器件的密度降低沟道电阻Rch，而提高器件密度需要降低通孔WM的宽度，也就是降低图1中的宽度，该WM的宽度是指Mesa的宽度包括通孔的宽度，以及为了考虑到一定的工艺偏差，通孔跟栅氧层3需要一定的距离，防止通孔跟栅连在一起。其中工艺偏差包括栅极的工艺偏差，也包括通孔的工艺偏差。此外，通孔还需要跟栅有一个最小的距离，这个最小的距离是因为通孔有一个高浓度的P型注入，这个注入会有一定的衡阔，如果跟栅离的太近，会增加沟通的P型杂质的掺杂浓度，从而会影响阈值电压，会增加阈值电压。然而，在现有设计中，通孔的宽度通常是由光刻板的宽度决定的，由于受限于光刻的最小尺寸的限制，通孔的宽度很难做的很小。此外，也需要考虑到光刻板的对准精度，因此，目前功率MOSFET的Mesa宽度都无法做小，导致无法有效降低低压功率器件的导通电阻，进而成为大电流功率器件的设计难题。
技术实现思路
本专利技术实施例的目的在于提供一种通孔免对位的功率器件，旨在解决现有功率器件的通孔宽度受限于光刻最小尺寸，无法进一步降低，导致功率器件导通电阻较大的问题。本专利技术实施例是这样实现的，一种通孔免对位的功率器件，所述功率器件包括衬底和外延层，所述功率器件在所述外延层上具有一深槽结构，所述深槽结构中从外向内依次包括绝缘层和栅极，所述深槽结构通过氧化使绝缘层沿深槽方向形成小于60度的斗状结构，所述深槽结构的顶部覆盖有氧化层；所述功率器件还包括：在深槽结构外的外延层通过离子注入形成的源极和沟道；以及通过刻蚀氧化层形成的通孔，所述通孔连接源极和沟道形成欧姆接触。本专利技术实施例的另一目的在于，提供一种通孔免对位的功率器件的制作方法，所述方法包括制作衬底和外延层，所述方法在制作外延层之后还包括下述步骤：在所述外延层上制作深槽结构；在所述深槽结构中依次形成绝缘层和栅极；对深槽结构外的外延层通过离子注入形成源极和沟道；通过氧化使深槽结构中的绝缘层沿深槽方向形成小于60度的斗状结构，并使顶层覆盖一氧化层；刻蚀氧化层形成通孔，以连接源极和沟道形成欧姆接触。本专利技术实施例通过氧化使功率器件的绝缘层沿深槽方向呈斗状结构，从而保证在刻蚀通孔时不受光刻最小线宽和对位精度的限制，有利于增加器件密度，降低功率器件的导通电阻。附图说明图1为现有N型功率MOSFET的剖面结构图；图2-a至图2-i为本专利技术实施例提供的通孔免对位的功率器件的制作方法分解步骤示意图；图3为本专利技术实施例提供的通孔免对位的功率器件的超结结构剖面图；图4为本专利技术实施例提供的通孔免对位的功率器件的厚氧结构剖面图；图5为本专利技术实施例提供的通孔免对位的功率器件的多层外延层的结构剖面图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。此外，下面所描述的本专利技术各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。本专利技术实施例通过氧化使功率器件的绝缘层沿深槽方向呈斗状结构，从而保证在刻蚀通孔时不受光刻最小线宽和对位精度的限制，有利于增加器件密度，降低功率器件的导通电阻。作为本专利技术一实施例，该通孔免对位的功率器件包括衬底和外延层，功率器件在外延层上具有一深槽结构，深槽结构中从外向内依次包括绝缘层和栅极，深槽结构通过氧化使绝缘层沿深槽方向形成小于60度的斗状结构，深槽结构的顶部覆盖有氧化层；该功率器件还包括：在深槽结构外的外延层通过离子注入形成的源极和沟道；以及通过刻蚀氧化层形成的通孔，通孔连接源极和沟道形成欧姆接触。以下本专利技术实施例以硅基N型功率MOSFET为例进行说明，值得说明的是，本专利技术实施例同样可以适用于其它半导体材料，如SiC、IGBT材料等等，当然，硅基功率MOSFET也可以是P型。图2-a至2-i可以看出本专利技术实施例提供的通孔免对位的功率器件的剖面结构，为了便于说明，仅示出了与本专利技术相关的部分。作为本专利技术一实施例，通孔免对位的硅基N型功率MOSFET包括衬底11和外延层12，其中衬底11优选高掺杂N型衬底，外延层优选N型外延层，N型功率MOSFET在外延层12上具有一深槽结构，深槽结构中从外向内依次包括栅氧14和多晶硅15，深槽结构通过氧化使栅氧14沿深槽方向形成小于60度的斗状结构，深槽结构的顶部覆盖有氧化层17；该通孔免对位的硅基N型功率MOSFET还包括：在深槽结构外的外延层12通过离子注入形成的源极和沟道；以及通过刻蚀氧化层形成的通孔，通孔连接源极和沟道形成欧姆接触。在本专利技术实施例中，可以通过光刻胶形成的光刻图案6刻蚀通孔，通常刻蚀深度在3000A附近。该氧化层17全部覆盖深槽结构或者部分覆盖深槽结构取决于刻蚀通孔时的刻蚀尺寸，通孔的刻蚀尺寸应小于或等于深槽结构的径向剖面中两相对位置的斗状结构顶端外延间的最远距离AA＇。当通孔的刻蚀尺寸应等于AA＇时，氧化层17全部覆盖深槽结构；当通孔的刻蚀尺寸应小于AA＇时，氧化层17部分覆盖深槽结构。通过图2-d、图2-e可以看出，氧化层17可以包括湿氧氧化层和淀积氧化层，通过多步氧化过程逐渐形成。值得说明本文档来自技高网...

【技术保护点】
1.一种通孔免对位的功率器件，所述功率器件包括衬底和外延层，其特征在于，所述功率器件在所述外延层上具有一深槽结构，所述深槽结构中从外向内依次包括绝缘层和栅极，所述深槽结构通过氧化使绝缘层沿深槽方向形成小于60度的斗状结构，所述深槽结构的顶部覆盖有氧化层；所述功率器件还包括：在深槽结构外的外延层通过离子注入形成的源极和沟道；以及通过刻蚀氧化层形成的通孔，所述通孔连接源极和沟道形成欧姆接触。

【技术特征摘要】
1.一种通孔免对位的功率器件，所述功率器件包括衬底和外延层，其特征在于，所述功率器件在所述外延层上具有一深槽结构，所述深槽结构中从外向内依次包括绝缘层和栅极，所述深槽结构通过氧化使绝缘层沿深槽方向形成小于60度的斗状结构，所述深槽结构的顶部覆盖有氧化层；所述功率器件还包括：在深槽结构外的外延层通过离子注入形成的源极和沟道；以及通过刻蚀氧化层形成的通孔，所述通孔连接源极和沟道形成欧姆接触。2.如权利要求1所述的功率器件，其特征在于，所述通孔的刻蚀尺寸小于或等于所述深槽结构的径向剖面中两相对位置的斗状结构顶端外延间的最远距离。3.如权利要求1所述的功率器件，其特征在于，所述氧化层包括湿氧氧化层和淀积氧化层。4.如权利要求1所述的功率器件，其特征在于，所述漂移区有多层。5.如权利要求1所述的功率器件，其特征在于，所述漂移区含有P柱。6.一种通孔免对位的功率器件的制作方法，所述方...

【专利技术属性】
技术研发人员：曾大杰，
申请(专利权)人：深圳尚阳通科技有限公司，
类型：发明
国别省市：广东,44