一种带有双栅的变K槽型LDMOS制造技术

本发明专利技术涉及的带有双栅的变K槽型LDMOS属于功率半导体器件技术领域。本发明专利技术相对于传统结构具有以下三个特点：（1）在N型漂移区引入双介质槽以折叠漂移区，提高器件的耐压。（2）利用双RESURF技术在双槽之间引入的垂直P柱可以将等势线延伸至漂移区底部从而充分利用器件漂移区，调制器件体内电场可进一步提升器件的击穿电压还可大幅提高漂移区浓度降低比导通电阻。（3）当器件开启时双栅会给电流提供双导通沟道，从而降低器件的比导通电阻。本发明专利技术的有益效果为，具有比导通电阻低、耐压高和版图面积小的优点，尤其适用于超低比导通电阻的横向高压半导体功率器件。

A variable K slot LDMOS with double gates

The invention relates to a variable K slot type LDMOS with double gates, which belongs to the technical field of power semiconductor devices. Compared with the traditional structure, the invention has the following three characteristics: (1) introducing a double dielectric groove in the N-type drift region to fold the drift region, thereby improving the voltage withstand of the device. (2) The vertical P-column introduced between the two slots can extend the equipotential line to the bottom of the drift region and make full use of the drift region. The electric field in the modulator can further enhance the breakdown voltage of the device and greatly increase the drift region concentration and reduce the specific on-resistance. (3) When the device is turned on, the double gate provides a double-pass channel for the current, thereby reducing the specific on-resistance of the device. The invention has the advantages of low specific on resistance, high voltage resistance and small layout area, and is especially suitable for transverse high voltage semiconductor power devices with ultra-low specific on resistance.

【技术实现步骤摘要】
一种带有双栅的变K槽型LDMOS
本专利技术属于功率半导体
，涉及一种带有双栅的变K槽LDMOS(LaterDoubleMetalOxideSemiconductor)。
技术介绍
带有介质埋层的SOILDMOS器件因为它优异的隔离性以及对闩锁效应强大的免疫性，在功率IC方面具有很大的应用市场。为了实现平面LDMOS器件更好的击穿特性RESURF技术得到了广泛的应用。更好的器件性能使LDMOS器件在集成电路中占据更为重要的位置，LDMOS器件存在占地面积大的问题RESURF技术虽然对提高器件耐压具有不错的效果但对缩减器件面积方面毫无作用。槽型技术的提出在减小器件面积上有着优异的成效，能够在减小单元间距的同时降低比导通电阻且还不用牺牲器件耐压。我们通过改变介质的介电系数（VK）结合槽型结构来改善介质槽自身对器件性能的限制。其中需要注意的是介质材料自身承受耐压的能力与介质的介电系数成反比，其辅助耗尽漂移区的能力与介电系数成正比。所以在使用变K技术时往往需要在耐压与比导之间有所取舍。利用在结构中将槽型技术，双栅结构以及高浓度掺杂P条融合在一起，有效的在提高耐压的基础上，减小版图面积进而降低比导通电阻。
技术实现思路
本专利技术申请的目的在于通过在器件漂移区中引入变K介质槽进而折叠漂移区，提高器件的击穿电压，降低器件的比导通电阻。利用双RESURF技术在双槽之间引入的垂直P柱可以将等势线延伸至漂移区底部从而充分利用器件漂移区，削弱漂移区中纵向电场的叠加，引入横向电场，调制器件体内电场可进一步提升器件的击穿电压还可大幅提高漂移区浓度降低比导通电阻。缓解器件的“硅极限”问题，提高器件的击穿电压。当器件开启时双栅结构会给电流提供双导通沟道，从而降低器件的比导通电阻。三者共同作用，进一步扩展了低比导高压功率器件的应用范围。为解决上述问题，本专利技术实施例提供了如下技术方案：一种带有双栅的变K槽型LDMOS，其元胞结构包括P型衬底11、SiO2埋氧层21、N型漂移区31，其特征在于：所述N型漂移区31包括第一低K介质槽41、第二低K介质槽42，第一SiO2介质槽61、第二SiO2介质槽62、高浓度掺杂P条14、P阱区13。所述P阱区13包括P型重掺杂区12和第一N型重掺杂区33与第二N型重掺杂区34，其上端是源端电极53，其左端是第一栅低K薄层43和第一栅电极52，其右端是第二栅低K薄层44和第二栅电极54。第一栅电极52与第一低K介质槽41连接。第二栅电极54与第二低K介质槽42连接。第一低K介质槽41下端与第一SiO2介质槽61连接。第二低K介质槽42下端与第二SiO2变K介质槽62连接。所述第一栅电极52和源端电极53通过介质层24隔离，第二栅电极54和源端电极53通过介质层25隔离。所述第一低K介质槽41左侧与第三N型重掺杂32相连，第二低K介质槽42与第四N型重掺杂35相连。所述第三N型重掺杂区32上端设置有第一漏电极51，第四N型重掺杂区35上端设置有第二漏电极55。第一漏电极51和第一栅电极52之间通过介质层22隔离，第二漏电极55和第二栅电极54之间通过介质层23隔离。所述P阱区13下端与高浓度P型掺杂条14连接。所述SiO2埋氧层21和N型漂移区31与P型衬底11连接。与现有技术相比，上述技术方案具有以下优点：本专利技术提供的一种带有双栅的变K槽型LDMOS，在漂移区31内引入了第一低K介质槽41、第二低K介质槽42与第一SiO2介质槽61、第二SiO2介质槽62，其双槽的漂移区中间引入了P型掺杂条14，并在第一低K介质槽的右上方与第二低K介质槽的左上方引入栅极，构成双槽双导电沟道。本专利技术与传统技术相比，即在器件的漂移区中加入双低K介质槽利用ENDIF（EnhancedDielectricLayerField）技术，增强漂移区电场，提高器件耐压，加入SiO2介质槽提高耐压的同时避免降低漂移区的浓度而使器件的比导通电阻增大过多。在漂移区中引入高浓度P型条可以辅助耗尽漂移区，利用双RESURF技术引入横向电场，缓解纵向电场的叠加，进一步增加器件的击穿电压。双栅结构在开态时积累电子，提供两条电流通道，降低器件的比导通电阻。实现耐压和比导的折中，获得更高的功率优值FOM。附图说明图1是本专利技术的带有双栅的变K槽型LDMOS结构剖面图；图2是本专利技术的深槽栅结构的双栅变K槽型LDMOS的结构图；图3是本专利技术的带有双栅的变K槽型LDMOS结构图，将两段槽设置成三段槽型结构，即在双槽下端区域变成高K槽45和46；图4是本专利技术的带有双栅的变K槽型LDMOS结构图，漂移区中的P型掺杂条14设置为延生在整个漂移区31中；图5是本专利技术的带有双栅的变K槽型LDMOS结构图，埋氧层21设置为中间开口，双边埋氧；图6是本专利技术的带有双栅的变K槽型LDMOS结构图，将N型重掺杂32和35延伸到变K槽底部；图7是本专利技术的带有双栅的变K槽型LDMOS应用到体硅器件中，其衬底材料P型体硅；图8是本专利技术的带有双栅的变K槽型LDMOS应用到PLMOS器件中，将N型漂移区31变成P型漂移区14，将P型掺杂条14换成N型掺杂条31；具体实施方式下面结合附图，详细描述本专利技术的技术方案：实施例一：本实施例提供了一种带有双栅的变K槽型LDMOS，如图2所示，其元胞结构包括P型衬底11、埋氧层21、N型漂移区31，低K介质槽41、低K介质槽42，第一SiO2介质槽61、第二SiO2介质槽62、P型掺杂条14、P阱区13、栅氧化层43、栅电极52、栅氧化层44、栅电极54、源端电极53，漏端电极51、漏端电极55、N型重掺杂区32、N型重掺杂区33、N型重掺杂区34、N型重掺杂区35、P型重掺杂区12、钝化层22、钝化层23。钝化层起到隔离金属电极和保护器件的作用。所述N型漂移区31设置有变K介质槽，双变K介质槽中间设置高浓度P型条14。并且在双介质槽上端设置了双栅结构52、54。本例的工作原理为：器件在开态时，N型漂移区31中P型掺杂条14可以提供多数载流子（空穴）来辅助耗尽漂移区增加耐压，双栅结构的设计可以为电流提供两条导通的沟道，增大开态电流，降低器件的导通电阻。在关态时，器件耐压主要由变K介质槽承担以及加入的P型掺杂条辅助耗尽N型漂移区，缓解漂移区中纵向电场的叠加，将垂直电场部分转向横向电场，优化体内电场，提高器件的击穿电压。该专利技术与现有的常规LDMOS结构有三个不同之处在于本实施例中漂移区中加入的P型条14可以优化体内电场，辅助耗尽漂移区，提高了击穿电压；变K介质槽41、42、61、62结构既可以提供高压器件介质场增强(EnhancedDielectriclayerField，ENDIF)技术来提高击穿电压也可以辅助耗尽漂移区，提高耐压的同时降低器件的比导通电阻，工艺上也节约了集成空间；双栅52、54的引入则主要是增加了一条电流通路，增大开态电流，降低器件的比导通电阻。本专利技术的有益效果为：相对于常规双槽型LDMOS功率器件，本专利技术在维持高耐压的情况下具有更低的正向导通压降。实施例二：如图2所示，本例与实施例1的区别在于，本例是将槽栅的深度靠近低K槽内部。当器件的槽栅深度向下加长时漂移区中的电离施主发出的电力线会整体向下延生，导致电力线分布不均匀，使器本文档来自技高网...

【技术保护点】
1.一种带有双栅的变K槽型LDMOS，其元胞结构包括P型衬底11、SiO2埋氧层21、N型漂移区31，N型漂移区31包括第一低K介质槽41、第二低K介质槽42，第一SiO2介质槽61、第二SiO2介质槽62、高浓度掺杂P条14、P阱区13。

【技术特征摘要】
1.一种带有双栅的变K槽型LDMOS，其元胞结构包括P型衬底11、SiO2埋氧层21、N型漂移区31，N型漂移区31包括第一低K介质槽41、第二低K介质槽42，第一SiO2介质槽61、第二SiO2介质槽62、高浓度掺杂P条14、P阱区13。2.根据权利要求1所述P阱区13包括P型重掺杂区12和第一N型重掺杂区33与第二N型重掺杂区34，其上端是源端电极53，其左端是第一栅低K薄层43和第一栅电极52，其右端是第二栅低K薄层44和第二栅电极54。3.根据权利要求1所述的第一栅电极52与第一低K介质槽41连接，第二栅电极54与第二低K介质槽42连接。4.根据权利要求1所述第一低K介质槽41下端与第一SiO2介质槽61连接，第二低K介质槽42下端与第二SiO2介质槽62连接，第一栅电极52和源端电极53通过介质...

【专利技术属性】
技术研发人员：吴丽娟，朱琳，黄也，吴怡清，张银艳，雷冰，
申请(专利权)人：长沙理工大学，
类型：发明
国别省市：湖南,43