一种深槽半导体器件耐压终端及其制造方法技术

本发明专利技术提供一种深槽半导体器件耐压终端及其制造方法，所述方法包括在带有第一导电杂质的半导体层，采用通用半导体工艺技术，在半导体层内部分区域形成被保护的有源区；通过刻蚀工艺在半导体材料片内形成一个或多个深槽；垂直半导体材料片表面进行第二导电杂质注入，第二导电杂质仅注入到深槽底部中，通过扩散工艺使得在深槽底部向外形成扩散区；对深槽侧壁进行第二导电杂质掺杂，在深槽侧壁向外形成掺杂区，且扩散区横向超出掺杂区相同侧的距离为L1；采用半导体工艺对深槽平整化。利用扩散区和掺杂区结构对高压半导体器件被保护有源区进行适应应用需求的设计，方案具有较好的抗氧化层电荷波动、更容易设计、适应工艺加工等技术特征。

【技术实现步骤摘要】
一种深槽半导体器件耐压终端及其制造方法
本专利技术属于半导体器件和集成电路
，特别涉及一种深槽半导体器件耐压终端及其制造方法。
技术介绍
随着集成电路等比例缩小Moore(摩尔)定律发展到nm级尺寸，集成电路实现最重要的平面工艺发展逐渐缓慢下来，此时行业提出了集成电路的另一个不特别依赖Moore定律的技术发展方向，其中之一是除了平面图形结构外，器件结构向三维发展也是一个发展方向，在集成电路和器件向三维方向发展过程中，有一个技术方向是以现代深槽工艺为特点的发展，在微机电系统(Micro-Electro-MechanicalSystem，MEMS)，超结器件，槽栅VDMOS(垂直双扩散金属-氧化物半导体场效应晶体管)等器件中得到一定应用，在这种发展方向中；现有的场限环耐压终端中，如专利号CN106783956A提出了一种具有侧壁可变角度的沟槽场限环终端结构及制备方法，该方法针对SiC高压器件进行深结大曲率半径的P-N结扩散比较困难的问题，在传统平面场限环结构的基础上，引入可变角度侧壁的沟槽结构，等效增加了场限环的P-N结结深，增大了结边缘曲率，但由于该宽槽是带角度的深槽，在工业实施中，不容易批量生产；并且，该专利技术与普通P-N结场限环类似，并不能更有效的解决氧化层电荷波动的问题。目前申请人还没有看到利用多环窄槽结构做器件的耐高压终端的电子器件报道，针对这种情况，申请人提出了一种用于高压电子器件承受耐压的槽型结构，发现这种槽型耐压终端具有较好的抗氧化层电荷波动、更容易设计以及更适应工艺加工等特性。
技术实现思路
针对这种情况，申请人提出了一种用于高压电子器件承受耐压的槽型结构，并对这种槽型结构耐压终端进行了研究，发现这种槽型耐压终端具有较好的抗氧化层电荷波动和更容易设计和适应工艺加工特性。本专利技术提出了一种深槽半导体器件耐压终端及其制造方法，所述终端至少包括半导体材料片，所述半导体材料片包括半导体层和氧化层，所述氧化层位于半导体层的上表面；所述半导体层带有第一导电杂质；在半导体层内形成被保护的有源区；半导体材料片从上表面向下开设有一个或多个深槽，所述深槽的深度与该深槽宽度的比值大于1；所述深槽内表面掺杂有第二导电杂质，掺杂第二导电杂质后在深槽底部向外扩散形成扩散区，以及在深槽侧壁向外扩散形成掺杂区；所述第一导电杂质与第二导电杂质的导电类型相反。可选的，所述被保护的有源区与一个或多个深槽重叠。进一步的，优选的，被保护的有源区深度设置为H1，所述扩散区与掺杂区的深度之和为H，H1为H的0.9倍至1.1倍，且H为H1的0.9倍至1.1倍。优选的，所述扩散区超出深槽侧壁的距离为L，所述掺杂区超出深槽侧壁的距离为L2，L-L2≥0。其中，所述掺杂区的深度与其宽度的比值大于1，也即是本专利技术的深槽为窄深槽。本专利技术的制造所述的一种深槽半导体器件耐压终端的制造方法，包括以下必要步骤：S1、根据深槽半导体器件耐压终端的耐压要求，设计出深槽半导体器件耐压终端结构参数，确定出深槽的参数，包括深槽个数、深槽的深度以及宽度；S2、采用带有第一导电杂质的半导体层，在半导体层内部分区域形成被保护的有源区，通过氧化技术在半导体层上表面形成氧化层；S3、按照步骤S1确定的深槽的参数，通过刻蚀工艺在半导体材料片从上表面向下开设深槽；S4、垂直半导体材料片上表面进行第二导电杂质注入，以使得第二导电杂质仅注入到深槽底部，通过扩散工艺使得在深槽底部向外扩散形成扩散区，使得所述扩散区超出深槽侧壁的距离为L；S5、对深槽侧壁进行第二导电杂质掺杂，在深槽侧壁向外扩散形成掺杂区，掺杂区超出深槽侧壁的距离为L2，且L-L2≥0；采用半导体工艺对深槽进行填充，并对深槽平整化。进一步的，作为一种可选方式，所述对深槽侧壁进行第二导电杂质掺杂包括对深槽侧壁进行第二导电杂质注入掺杂；作为另一种可选方式，将所述半导体层及一个或多个深槽进行清洗，腐蚀掉深槽的自然氧化层后进行第二导电杂质扩散掺杂。作为另一种可选方式，采用原位掺杂第二导电杂质多晶硅淀积或原位掺杂第二导电杂质的硅外延间接对深槽侧壁掺杂。优选的，当对深槽侧壁进行第二导电杂质掺杂，采用注入掺杂或扩散掺杂时，步骤S5则采用通用半导体工艺对深槽进行多晶硅填充及平整化。进一步的，当对深槽侧壁进行第二导电杂质掺杂，采用原位掺杂多晶硅淀积或原位掺杂硅外延间接时，步骤S5则仅需对深槽进行平整化。可选的，所述深槽的个数为1～25个，深度为3.5～4.5μm；宽度为0.6～0.8μm。可选的，步骤S2中被保护的有源区的形成方式包括通过垂直半导体材料片上表面注入能量为75KeV～85KeV，剂量为1.8×1015cm-2～2.2×1015cm-2的第二导电杂质；采用温度为1100℃～1200℃，时间为160～200分钟，气氛为氮气，根据通用扩散工艺，从而形成深度H1为3.8μm～4.2μm的被保护的有源区。可选的，步骤S4中扩散区的形成方式包括通过垂直半导体材料片上表面向深槽底部注入能量为75KeV～85KeV，剂量为4.8×1015cm-2～5.2×1015cm-2的第二导电杂质，采用行业通用的扩散工艺对这些注入第二导电杂质进行激活并且扩散，采用900℃～1000℃，25～35分钟氮气扩散来达到，满足L为0μm-0.8μm。可选的，步骤S5中对深槽侧壁进行第二导电杂质掺杂方式具体包括深槽侧壁进行第二导电杂质注入掺杂、将所述半导体材料片进行清洗，腐蚀掉深槽的自然氧化层后进行第二导电杂质扩散掺杂、采用原位掺杂第二导电杂质多晶硅淀积或原位掺杂第二导电杂质的半导体层间接对深槽侧壁掺杂；若采用原位掺杂第二导电杂质多晶硅淀积或原位掺杂第二导电杂质的半导体层，则只需对深槽平整化。可选的，所述深槽侧壁进行第二导电杂质注入掺杂包括垂直半导体材料片表面方向倾斜7°注入，能量为75KeV～85KeV，剂量为2.8×1015cm-2～3.2×1015cm-2的第二导电杂质，使得L2为0μm-0.5μm。本专利技术的有益效果：由于本专利技术的一种深槽半导体器件耐压终端采用了上述技术方案，具有以下有益效果：1)工艺试验表明，相对传统经典的场限环及场板，本专利技术的设计更方便，当本专利技术的设计结构确定后，在工业实施工程中，本专利技术对半导体层掺杂敏感性更低，对工艺过程中应力，氧化层电荷影响更不敏感；2)本深槽兼容的耐压终端比一般场限环耐压终端的击穿受到氧化层电荷影响更小，无论氧化层电荷是工艺还是其它原因引起的都有效果；3)对槽型高压新器件结构提供了耐压终端更兼容的结构设计和工艺选择的和灵活性；4)工艺上采用了基于深槽刻蚀的现代2.5维立体加工工艺，更适应现代集成半导体器件MorethanMoore(超越摩尔)的发展方向。附图说明图1是本专利技术深槽半导体器件耐压终端总体技术方案剖面示意图。图2是本专利技术实施例1刻蚀深槽后结构剖面示意图。图3是本专利技术实施例1做完深槽底部的注入和扩散后剖面结构示意图。图4是本专利技术实施例1深槽底部工艺步骤完成后深槽侧壁杂质注入剖面结构示意图。图5是本专利技术实施例1完成多晶填充，表面平整化工艺步骤后剖面示意图。图6是本专利技术实施例2做完深槽底部的注入后剖面结构示意图。图7是本专利技术实施例2做完硼掺杂的选择性或非选择性硅外延或多晶硅填充深槽，并进行表面平整化工本文档来自技高网...

【技术保护点】
1.一种深槽半导体器件耐压终端，至少包括半导体材料片，所述半导体材料片包括半导体层和氧化层，所述氧化层位于半导体层的上表面；其特征在于，所述半导体层带有第一导电杂质；在半导体层内形成被保护的有源区；半导体材料片从上表面向下开设有一个或多个深槽，所述深槽的深度与该深槽宽度的比值大于1；所述深槽内表面掺杂有第二导电杂质，掺杂第二导电杂质后在深槽底部向外扩散形成扩散区，以及在深槽侧壁向外扩散形成掺杂区；所述第一导电杂质与第二导电杂质的导电类型相反。

【技术特征摘要】
1.一种深槽半导体器件耐压终端，至少包括半导体材料片，所述半导体材料片包括半导体层和氧化层，所述氧化层位于半导体层的上表面；其特征在于，所述半导体层带有第一导电杂质；在半导体层内形成被保护的有源区；半导体材料片从上表面向下开设有一个或多个深槽，所述深槽的深度与该深槽宽度的比值大于1；所述深槽内表面掺杂有第二导电杂质，掺杂第二导电杂质后在深槽底部向外扩散形成扩散区，以及在深槽侧壁向外扩散形成掺杂区；所述第一导电杂质与第二导电杂质的导电类型相反。2.根据权利要求1所述的一种深槽半导体器件耐压终端，其特征在于，被保护的有源区深度设置为H1，所述扩散区与掺杂区的深度之和为H，H1为H的0.9倍至1.1倍，且H为H1的0.9倍至1.1倍。3.根据权利要求1或2所述的一种深槽半导体器件耐压终端，其特征在于，所述扩散区超出深槽侧壁的距离为L，所述掺杂区超出深槽侧壁的距离为L2，L-L2≥0。4.一种深槽半导体器件耐压终端的制造方法，其特征在于，包括以下步骤：S1、根据深槽半导体器件耐压终端的耐压要求，设计出深槽半导体器件耐压终端结构参数，确定出深槽的参数，包括深槽个数、深槽的深度以及宽度；S2、采用带有第一导电杂质的半导体层，在半导体层内部分区域形成被保护的有源区，通过氧化技术在半导体层上表面形成氧化层；S3、按照步骤S1确定的深槽的参数，通过刻蚀工艺在半导体材料片从上表面向下开设深槽；S4、垂直半导体材料片上表面进行第二导电杂质注入，以使得第二导电杂质仅注入到深槽底部中，通过扩散工艺使得在深槽底部向外扩散形成扩散区，使得所述扩散区超出深槽侧壁的距离为L；S5、对深槽侧壁进行第二导电杂质掺杂，在深槽侧壁向外扩散形成掺杂区，掺杂区超出深槽侧壁的距离为L2，且L-L2≥0；采用半导体工艺对深槽进行填充，并对深槽平整化。5.根据权利要求4所述的一种深槽半导体器件耐压...

【专利技术属性】
技术研发人员：谭开洲，张霞，唐昭焕，吴雪，王斌，肖添，朱坤峰，杨永晖，王健安，张振宇，邱盛，张静，崔伟，黄东，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆,50