【技术实现步骤摘要】
本专利技术属于集成电路领域，具体涉及一种高速gan半桥栅极驱动器。
技术介绍
1、过去十年，基于已氮化镓为代表的宽禁带半导体材料的新型功率器件取得了显著的发展，相对与传统的硅基功率管，其具有导通电阻小、工作频率高等显著优点。但是gan功率管需要可靠的驱动才能充分发挥其优异的性能，其中尤其为保证gan能够工作在够高的频率，gan驱动的速度往往是设计之重。
2、目前，gan半桥栅极驱动电路的延迟主要产生于其高边电平转化电路处。传统的电平转化电路采用rc滤波来消除噪声，这种方法线路结构简单，实现起来比较容易，但会造成电平转化传输延迟较大。
技术实现思路
1、为解决上述技术问题，本专利技术提出一种高速gan半桥栅极驱动器，包括：输入级1、2，自举二极管d1，电平转化电路，缓冲级1、2，功率管pm1、nm1、pm2、nm2；
2、所述输入级1的输出端与所述电平转化电路的输入端连接；所述输入级1的输入端接收第一外部输入信号hi；
3、所述输入级2的输出端与所述缓冲级2的输入端连接；所述输入级2的输入端接收第二外部输入信号li；
4、所述电平转化电路的输出端与所述缓冲级1的输入端连接；
5、所述缓冲级1的输出端与所述功率管pm1、nm1的栅极连接；
6、所述缓冲级2的输出端与所述功率管pm2、nm2的栅极连接；
7、所述自举二极管d1的阴极与所述功率管pm1的源极一起连接至高边自举电源hb，其阳极与功率管pm2的
8、所述功率管pm1漏极为芯片第一高边输出hoh，所述功率管nm1漏极为芯片第二高边输出hol，芯片在使用时，hoh与hol常连接在一起使用；
9、所述功率管pm2漏极为芯片第一低边输出loh，所述功率管nm2漏极为芯片第二低边输出lol，芯片在使用时，loh与lol常连接在一起使用；
10、所述功率管nm1源极与芯片自举“地”hs连接在一起，所述功率管nm2源极与芯片地vss连接在一起。
11、优选的，所述电平转化电路，包括：差模噪声抑制电路、共模瞬态噪声抑制电路、锁存器；
12、所述差模噪声抑制电路的输出节点a、b与所述共模瞬态噪声抑制电路的输出节点a、b连接，用于为所述共模瞬态噪声抑制电路的输出提供低阻通道，稳定输出电压；
13、所述a、b节点与所述锁存器的输入端连接，对信号进行锁存。
14、进一步的，所述差模噪声抑制电路，包括：pmos管pm3、pm4、pm5、pm6、pm7、pm8、pm9、pm10、pm11，nmos管nm3、nm4、nm5、nm6、nm7、nm8、nm9、nm10、nm11以及电阻r1、r2；
15、所述pmos管pm3的源极与pm4、pm5、pm6、pm7、pm8、pm9的源极连接并一起连接至高边自举电源hb，其漏极与电阻r1的一端、pm7的栅极连接，其栅极与电阻r2的一端、nm4的漏极连接；
16、所述pmos管pm4的漏极与电阻r2的另一端、pm6的栅极连接，其栅极与电阻r1的另一端、nm3的漏极连接；
17、所述nmos管nm3的源极与nm4的源极连接并作为接地端gnd；
18、所述nmos管nm3、nm4的栅极外接由输入级1转换后的第一外部输入信号hi；
19、所述pmos管pm5的漏极与本身的栅极、nm5的漏极和栅极、nm6的栅极、nm7的栅极、nm8的栅极、nm9的栅极、pm8的栅极、pm9的栅极连接；
20、所述pmos管pm6的漏极与nm6的漏极、pm10和nm10的栅极连接；
21、所述pmos管pm7的漏极与nm7的漏极、pm11和nm11的栅极连接；
22、所述pmos管pm8的漏极与pm10的源极连接；
23、所述pmos管pm9的漏极与pm11的源极连接；
24、所述nmos管nm5的源极与nm6、nm7、nm8、nm9的源极连接并一起连接至芯片自举“地”hs；
25、所述nmos管nm8的漏极与nm10的源极连接；
26、所述nmos管nm9的漏极与nm11的源极连接；
27、所述pmos管pm10的漏极与nm10的漏极连接作为所述差模噪声抑制电路的输出节点a；
28、所述pmos管pm11的漏极与nm11的漏极连接作为所述差模噪声抑制电路的输出节点b。
29、进一步的，所述共模瞬态噪声抑制电路，包括：pmos管pm12、pm13、pm14、pm15，nmos管nm12、nm13、nm14、nm15、电阻r3、r4、反相inv1、inv2以及电流源；
30、所述pmos管pm12的源极与pm13、pm14、pm15的源极、电阻r3、r4的一端连接并一起连接至高边自举电源hb，其漏极与nm12的漏极、pm13的栅极、pm14的栅极以及电阻r4的另一端连接，其栅极与电阻r3的另一端、pm13的漏极、pm15的栅极、nm13的漏极连接；
31、所述nmos管nm12、nm13的栅极外接电源电压vcc，所述nmos管nm12的源极与反相器inv1、inv2的输出端、电流源的一端、nm13的源极连接；
32、所述反相器inv1、inv2的输入端外接由输入级1转换后的第一外部输入信号hi；
33、所述电流源的另一端接地；
34、所述nmos管nm14源极与nm15的源极连接并并一起连接至芯片自举“地”hs；
35、所述pmos管pm14的漏极与nmos管nm14的漏极和栅极、nm15的栅极连接作为所述共模瞬态噪声抑制电路的输出节点a；
36、所述pmos管pm15的漏极与nmos管nm15的漏极连接作为所述共模瞬态噪声抑制电路的输出节点b。本专利技术的有益效果：
37、本专利技术设计的一种高速gan半桥栅极驱动器，其通过电平转化电路能够实现驱动器中低延时的瞬态噪声抑制，不仅可以有效抑制电平转化中的噪声，还可以解决gan驱动电路传输速度较慢的缺点；同时转换电路中没有rc滤波，采用电压脉冲与尾电流源控制的方式进行信号转换，因此其传输速度很快可以降低延时。
本文档来自技高网...【技术保护点】
1.一种高速GaN半桥栅极驱动器，其特征在于，包括：输入级1、2，自举二极管D1，电平转化电路，缓冲级1、2，功率管PM1、NM1、PM2、NM2；
2.根据权利要求1所述的一种高速GaN半桥栅极驱动器，其特征在于，所述电平转化电路，包括：差模噪声抑制电路、共模瞬态噪声抑制电路、锁存器；
3.根据权利要求2所述的一种高速GaN半桥栅极驱动器，其特征在于，所述差模噪声抑制电路，包括：PMOS管PM3、PM4、PM5、PM6、PM7、PM8、PM9、PM10、PM11，NMOS管NM3、NM4、NM5、NM6、NM7、NM8、NM9、NM10、NM11以及电阻R1、R2；
4.根据权利要求2所述的一种高速GaN半桥栅极驱动器，其特征在于，所述共模瞬态噪声抑制电路，包括：PMOS管PM12、PM13、PM14、PM15，NMOS管NM12、NM13、NM14、NM15、电阻R3、R4、反相INV1、INV2以及电流源；
【技术特征摘要】
1.一种高速gan半桥栅极驱动器，其特征在于，包括：输入级1、2，自举二极管d1，电平转化电路，缓冲级1、2，功率管pm1、nm1、pm2、nm2；
2.根据权利要求1所述的一种高速gan半桥栅极驱动器，其特征在于，所述电平转化电路，包括：差模噪声抑制电路、共模瞬态噪声抑制电路、锁存器；
3.根据权利要求2所述的一种高速gan半桥栅极驱动器，其特征在于，所述差模噪声抑制电路，包括：pmos管pm3、pm...
【专利技术属性】
技术研发人员：游超，季睿，张欢，杭丽，高兴国，刘昱含，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。