一种单埋藏栅功率MOSFET结构及其制备方法技术

本发明专利技术属于MOSFET器件技术，特别涉及一种单埋藏栅功率MOSFET结构及其制备方法，结构包括n+衬底、n‑漂移区、多晶硅、氧化层、P‑body区、P+区、n+区，n‑漂移区设置在n+衬底上，在n‑漂移区顶部的一角切割出一个矩形区域用于设置多晶硅，并通过氧化层将多晶硅与其他区域进行隔离，n+区设置在氧化层上且边缘与氧化层边缘平齐，P‑body区设置在n‑漂移区上表面并覆盖部分氧化层，P+区设置在P‑body区上表面，P+区和P‑body区高度之和与n+区等高，n+衬底底部进行金属化作为漏极，多晶硅侧面进行金属化作为栅极，n+区和部分P+区表面进行金属化作为源极；本发明专利技术具有更小的台面面积。

【技术实现步骤摘要】

本专利技术属于mosfet器件技术，特别涉及一种单埋藏栅功率mosfet结构及其制备方法。

技术介绍

1、功率半导体器件是低功率和高功率转换领域中最广泛使用的功率器件。从最基本的水平器件(如双扩散mosfet结构)开始，保持源极和漏极在同一水平面上，虽然可以提供较低的栅漏电容和动态功耗，但由于这些器件的台面面积较大，存在特定导通电阻较高的问题。后来，通过引入垂直功率器件，解决了大面积问题，其中源极和漏极沿垂直方向对齐。但是，双扩散功率mosfet由于寄生jfet和轻掺杂漂移区的存在，静态功耗较高。通过对垂直结构进行几个细微修改，采用沟槽栅功率mosfet结构解决了这个问题，消除了寄生jfet效应，并且使用深沟槽还降低了漂移区电阻。尽管垂直沟槽功率mosfet是200v以下功率器件的最先进结构，但由于深沟槽导致的栅漏耦合和开关损耗仍然是需要解决的问题，此外，该结构中还存在的寄生n-p-n结构限制了使用高漂移区掺杂减少漂移区电阻的方法。在单个器件中实现更好的bv-ron权衡，即实现更高的功率指标fom(rsp×qsp)仍然是功率mosfet需要解决的问题。...

【技术保护点】

1.一种单埋藏栅功率MOSFET结构，其特征在于，包括n+衬底、n-漂移区、多晶硅、氧化层、P-body区、P+区、n+区，n-漂移区设置在n+衬底上，在n-漂移区顶部的一角切割出一个矩形区域用于设置多晶硅，并通过氧化层将多晶硅与其他区域进行隔离，n+区设置在氧化层上且边缘与氧化层边缘平齐，P-body区设置在n-漂移区上表面并覆盖部分氧化层，P+区设置在P-body区上表面，P+区和P-body区高度之和与n+区等高，n+衬底底部进行金属化作为漏极，多晶硅侧面进行金属化作为栅极，n+区和部分P+区表面进行金属化作为源极。

2.根据权利要求1所述的一种单埋藏栅功率MOSFET...

【技术特征摘要】

1.一种单埋藏栅功率mosfet结构，其特征在于，包括n+衬底、n-漂移区、多晶硅、氧化层、p-body区、p+区、n+区，n-漂移区设置在n+衬底上，在n-漂移区顶部的一角切割出一个矩形区域用于设置多晶硅，并通过氧化层将多晶硅与其他区域进行隔离，n+区设置在氧化层上且边缘与氧化层边缘平齐，p-body区设置在n-漂移区上表面并覆盖部分氧化层，p+区设置在p-body区上表面，p+区和p-body区高度之和与n+区等高，n+衬底底部进行金属化作为漏极，多晶硅侧面进行金属化作为栅极，n+区和部分p+区表面进行金属化作为源极。

2.根据权利要求1所述的一种单埋藏栅功率mosfet结构，其特征在于，氧化层与n+衬底之间相距2.5um，设置在n-漂移区中的多晶硅和氧化层的总高度为0.5um，n-漂移区的最高位置为3.0um、最低位置为2.5um。

3.根据权利要求1所述的一种单埋藏栅功率mosfet结构，其特征在于，多晶硅的宽度为0.6um。

4.根据权利要求1所述的一种单埋藏栅功率mosfet结构，其特征在于，n-漂移区的掺杂浓度为6.9×1015/cm3，p-body区的掺杂浓度为9.8×1015/cm3，p+区的掺杂浓度为...

【专利技术属性】
技术研发人员：张欢，向凡，杨丰，王媛，陶梦玲，江洁，游超，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：