半导体装置及其制造方法制造方法及图纸

本发明专利技术公开一种半导体装置及其制造方法。所述半导体装置包括基底、n型栅极、p型栅极、隔离层、第一栅绝缘层、第二栅绝缘层以及导电层。基底包括由配置于基底中的多个隔离结构所界定出的p型区域与n型区域。n型栅极配置于p型区域中的基底上。p型栅极配置于n型区域中的基底上。隔离层配置于p型栅极与n型栅极之间的隔离结构上。第一栅绝缘层配置于p型栅极与基底之间以及p型栅极与隔离层之间。第二栅绝缘层配置于所述n型栅极与基底之间以及n型栅极与隔离层之间。导电层配置于p型栅极、隔离层与n型栅极上。

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术涉及一种半导体装置，且特别是涉及一种相邻的p型元件和n型元件通过导电层连接的半导体装置。
技术介绍
随着半导体装置的尺寸持续缩小，半导体元件之间的间距也随之缩小。在半导体装置中，不同的半导体元件彼此相邻地配置，且可通过内连线(interconnection)而彼此电连接。举例来说，在静态随机存取存储器(staticrandomaccessmemory，SRAM)中，p型金属氧化物半导体(MOS)晶体管与n型金属氧化物半导体晶体管邻近地配置于基底上，且共用栅极层以彼此电连接。在上述的结构中，p型金属氧化物半导体晶体管的栅极通常会掺杂有p型掺杂(p型栅极)，且n型金属氧化物半导体晶体管的栅极通常会掺杂有n型掺杂(n型栅极)。然而，在半导体装置的制造过程中，通常会经历热制作工艺，此时p型栅极中的p型掺杂会扩散至n型栅极中，而n型栅极中的n型掺杂会扩散至p型栅极中，造成多晶硅空乏效应(polydepletioneffect)、高启始电压(thresholdvoltage)与低电流等问题，使得元件效能受到影响。
技术实现思路
本专利技术提供一种半导体装置，其具有通过导电层而彼此连接的p型元件和n型元件。本专利技术提供一种半导体装置的制造方法，其在形成分离开的两个栅极的过程中移除两个栅极之间的栅极材料层。本专利技术的半导体装置包括基底、n型栅极、p型栅极、隔离层、第一栅绝缘层、第二栅绝缘层以及导电层。基底包括由配置于所述基底中的多个隔离结构所界定出的p型区域与n型区域。n型栅极配置于所述p型区域中的所述基底上。p型栅极配置于所述n型区域中的所述基底上。隔离层配置于所述p型栅极与所述n型栅极之间的所述隔离结构上。第一栅绝缘层配置于所述p型栅极与所述基底之间以及所述p型栅极与所述隔离层之间。第二栅绝缘层配置于所述n型栅极与所述基底之间以及所述n型栅极与所述隔离层之间。导电层配置于所述p型栅极、所述隔离层与所述n型栅极上。在本专利技术的半导体装置的一实施例中，所述导电层的材料例如为金属硅化物。在本专利技术的半导体装置的一实施例中，所述隔离层包括氮化物层以及位于所述氮化物层与所述隔离结构之间的氧化物层。在本专利技术的半导体装置的一实施例中，所述p型栅极的顶面、所述隔离层的顶面与所述n型栅极的顶面是共平面的。本专利技术的半导体装置的制造方法包括以下步骤：提供基底，所述基底包括由配置于所述基底中的多个隔离结构所界定出的p型区域与n型区域；在所述p型区域与所述n型区域之间的所述隔离结构上形成隔离层；在所述基底与所述隔离层上形成栅绝缘材料层；在所述栅绝缘材料层上形成栅极材料层；在所述p型区域中的所述栅极材料层中注入n型掺杂以及于所述n型区域中的所述栅极材料层中注入p型掺杂；移除部分所述栅极材料层与部分所述栅绝缘材料层，以暴露出所述隔离层的顶面；在所述栅极材料层与所述隔离层上形成导电材料层；移除部分所述栅极材料层、部分所述栅绝缘材料层与所述导电材料层，以于所述p型区域中形成n型栅极以及于所述n型区域中形成p型栅极；在所述p型栅极、所述隔离层与所述n型栅极上形成导电层。在本专利技术的半导体装置的制造方法的一实施例中，在将所述p型掺杂与所述n型掺杂注入所述栅极材料层中之后以及在移除部分所述栅极材料层与部分所述栅绝缘材料层之前，还包括进行热制作工艺。在本专利技术的半导体装置的制造方法的一实施例中，所述导电材料层包括多晶硅层，且在形成所述导电材料层之后，还包括以下步骤：在所述p型区域中的所述多晶硅层中注入所述n型掺杂以及于所述n型区域中的所述多晶硅层中注入所述p型掺杂；使至少一部分的经注入的所述多晶硅层转变为金属硅化物层。在本专利技术的半导体装置的制造方法的一实施例中，在将所述p型掺杂与所述n型掺杂注入所述多晶硅层中之后以及在形成所述金属硅化物层之前，还包括进行热制作工艺。本专利技术的半导体装置包括基底、n型栅极、p型栅极、第一栅绝缘层、第二栅绝缘层以及导电层。基底包括由配置于所述基底中的多个隔离结构所界定出的p型区域与n型区域，其中所述隔离结构突出所述基底的表面。n型栅极配置于所述p型区域中的所述基底上。p型栅极配置于所述n型区域中的所述基底上。第一栅绝缘层配置于所述p型栅极与所述基底之间以及所述p型栅极与所述隔离结构之间。第二栅绝缘层配置于所述n型栅极与所述基底之间以及所述n型栅极与所述隔离结构之间。导电层配置于所述p型栅极、所述隔离结构与所述n型栅极上。在本专利技术的半导体装置的一实施例中，所述导电层的材料例如为金属硅化物。在本专利技术的半导体装置的一实施例中，所述隔离结构突出所述基底的表面的高度例如介于40nm至60nm之间。在本专利技术的半导体装置的一实施例中，所述p型栅极的顶面、所述隔离结构的顶面与所述n型栅极的顶面例如是共平面的。本专利技术的半导体装置的制造方法包括以下步骤：提供基底，所述基底包括由配置于所述基底中的多个隔离结构所界定出的p型区域与n型区域，其中所述隔离结构突出所述基底的表面；在所述基底与所述隔离结构上形成栅绝缘材料层；在所述栅绝缘材料层上形成栅极材料层；在所述p型区域中的所述栅极材料层中注入n型掺杂以及于所述n型区域中的所述栅极材料层中注入p型掺杂；移除部分所述栅极材料层与部分所述栅绝缘材料层，以暴露出所述隔离结构的顶面，且于所述p型区域中形成n型栅极以及于所述n型区域中形成p型栅极；在所述p型栅极、所述隔离结构与所述n型栅极上形成导电层。在本专利技术的半导体装置的制造方法的一实施例中，在将所述p型掺杂与所述n型掺杂注入所述栅极材料层中之后以及在移除部分所述栅极材料层与部分所述栅绝缘材料层之前，还包括进行热制作工艺。在本专利技术的半导体装置的制造方法的一实施例中，所述导电层的形成方法包括以下步骤：在所述p型栅极、所述隔离结构与所述n型栅极上形成多晶硅层；在所述p型区域中的所述多晶硅层中注入所述n型掺杂以及于所述n型区域中的所述多晶硅层中注入所述p型掺杂；使至少一部分的经注入的所述多晶硅层转变为金属硅化物层。在本专利技术的半导体装置的制造方法的一实施例中，在将所述p型掺杂与所述n型掺杂注入所述多晶硅层中之后以及在形成所述金属硅化物层之前，还包括进行热制作工艺。在本专利技术的半导体装置的制造方法的一实施例中，所述隔离结构突出所述基底的表面的高度例如介于40nm至60nm之间。本专利技术的半导体装置包括基底、n型栅极、p型栅极、隔离层、第一栅绝缘层、第二栅绝缘层以及导电层。基底，包括由配置于所述基底中的多个隔离结构所界定出的p型区域与n型区域。n型栅极配置于所述p型区域中的所述基底上。p型栅极配置于所述n型区域中的所述基底上。隔离层配置于所述p型栅极与所述n型栅极之间的所述隔离结构上。第一栅绝缘层配置于所述p型栅极与所述基底之间。第二栅绝缘层配置于所述n型栅极与所述基底之间。导电层，配置于所述p型栅极的顶面与部分侧壁上、所述隔离层的顶面上以及所述n型栅极的顶面与部分侧壁上。在本专利技术的半导体装置的一实施例中，所述导电层的材料例如为金属硅化物。在本专利技术的半导体装置的一实施例中，所述隔离层包括多晶硅层以及位于所述多晶硅层与所述隔离结构之间的氧化物层。在本专利技术的半导体装置的一实施例中，所述p型栅极的顶面与所述n型栅极的顶面例如高于所述隔离层的顶面。本专利技术的半导本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：基底，包括由配置于所述基底中的多个隔离结构所界定出的p型区域与n型区域；n型栅极，配置于所述p型区域中的所述基底上；p型栅极，配置于所述n型区域中的所述基底上；隔离层，配置于所述p型栅极与所述n型栅极之间的所述隔离结构上；第一栅绝缘层，配置于所述p型栅极与所述基底之间以及所述p型栅极与所述隔离层之间；第二栅绝缘层，配置于所述n型栅极与所述基底之间以及所述n型栅极与所述隔离层之间；以及导电层，配置于所述p型栅极、所述隔离层与所述n型栅极上。

【技术特征摘要】
2017.04.06 TW 1061114991.一种半导体装置，包括：基底，包括由配置于所述基底中的多个隔离结构所界定出的p型区域与n型区域；n型栅极，配置于所述p型区域中的所述基底上；p型栅极，配置于所述n型区域中的所述基底上；隔离层，配置于所述p型栅极与所述n型栅极之间的所述隔离结构上；第一栅绝缘层，配置于所述p型栅极与所述基底之间以及所述p型栅极与所述隔离层之间；第二栅绝缘层，配置于所述n型栅极与所述基底之间以及所述n型栅极与所述隔离层之间；以及导电层，配置于所述p型栅极、所述隔离层与所述n型栅极上。2.如权利要求1所述的半导体装置，其中所述导电层的材料包括金属硅化物。3.如权利要求1所述的半导体装置，其中所述隔离层包括氮化物层以及位于所述氮化物层与所述隔离结构之间的氧化物层。4.如权利要求1所述的半导体装置，其中所述p型栅极的顶面、所述隔离层的顶面与所述n型栅极的顶面是共平面的。5.一种半导体装置的制造方法，包括：提供基底，所述基底包括由配置于所述基底中的多个隔离结构所界定出的p型区域与n型区域；在所述p型区域与所述n型区域之间的所述隔离结构上形成隔离层；在所述基底与所述隔离层上形成栅绝缘材料层；在所述栅绝缘材料层上形成栅极材料层；在所述p型区域中的所述栅极材料层中注入n型掺杂以及于所述n型区域中的所述栅极材料层中注入p型掺杂；移除部分所述栅极材料层与部分所述栅绝缘材料层，以暴露出所述隔离层的顶面；在所述栅极材料层与所述隔离层上形成导电材料层；移除部分所述栅极材料层、部分所述栅绝缘材料层与所述导电材料层，以于所述p型区域中形成n型栅极以及于所述n型区域中形成p型栅极，以及于所述p型栅极、所述隔离层与所述n型栅极上形成导电层。6.如权利要求5所述的半导体装置的制造方法，其中在将所述p型掺杂与所述n型掺杂注入所述栅极材料层中之后以及在移除部分所述栅极材料层与部分所述栅绝缘材料层之前，还包括进行热制作工艺。7.如权利要求5所述的半导体装置的制造方法，其中所述导电材料层包括多晶硅层，且在形成所述导电材料层之后，还包括：在所述p型区域中的所述多晶硅层中注入所述n型掺杂以及于所述n型区域中的所述多晶硅层中注入所述p型掺杂；以及使至少一部分的经注入的所述多晶硅层转变为金属硅化物层。8.如权利要求7所述的半导体装置的制造方法，其中在将所述p型掺杂与所述n型掺杂注入所述多晶硅层中之后以及在形成所述金属硅化物层之前，还包括进行热制作工艺。9.一种半导体装置，包括：基底，包括由配置于所述基底中的多个隔离结构所界定出的p型区域与n型区域，其中所述隔离结构突出所述基底的表面；n型栅极，配置于所述p型区域中的所述基底上；p型栅极，配置于所述n型区域中的所述基底上；第一栅绝缘层，配置于所述p型栅极与所述基底之间以及所述p型栅极与所述隔离层之间；第二栅绝缘层，配置于所述n型栅极与所述基底之间以及所述n型栅极与所述隔离层之间；以及导电层，配置于所述p型栅极、所述隔离结构与所述n型栅极上。10.如权利要求9所述的半导体装置，其中所述导电层的材料包括金属硅化物。11.如权利要求9所述的半导体装置，其中所述隔离结构突出所述基底的表面的高度介于40nm至60nm之间。12.如权利要求9所述的半导体装置，其中所述p型栅极的顶面、所述隔离结构的顶面与所述n型栅极的顶面是共平面的。13.一种半导体装置的制造方法，包括：提供基底，所述基底包括由配置于所述基底中的多个隔离结构所界定出的p型区域与n型区域，其中所述隔离结构突出所述基底的表面；在所述基底与所述隔离结构上形成栅绝缘材料层；在所述栅绝缘材料层上形成栅极材料层；在所...

【专利技术属性】
技术研发人员：梁义忠，易成名，黄汉屏，
申请(专利权)人：力晶科技股份有限公司，
类型：发明
国别省市：中国台湾,71