半导体器件和SRAM器件制造技术

本公开提供了半导体器件和SRAM器件。包括第一晶体管和第二晶体管的半导体器件集成在基板上。第一和第二晶体管的每个包括纳米尺寸有源区域，该纳米尺寸有源区域包括提供在纳米尺寸有源区域的各端部中的源极区域和漏极区域以及提供在源极区域和漏极区域之间的沟道形成区域。第一晶体管的源极区域和漏极区域具有与第二晶体管的源极区域和漏极区域相同的导电类型，第二晶体管具有比第一晶体管低的阈值电压。第二晶体管的沟道形成区域可以包括同质掺杂区域，该同质掺杂区域的导电类型与第二晶体管的源极区域和漏极区域的导电类型相同，且与第一晶体管的沟道形成区域的导电类型不同。

【技术实现步骤摘要】
半导体器件和SRAM器件
本专利技术构思的示例性实施例涉及半导体器件，具体地，涉及具有阈值电压彼此不同的晶体管的半导体器件。
技术介绍
半导体集成电路器件正被增加地用于消费、商业和其它电子装置中。半导体器件可以包括用于存储数据的存储器件、用于处理数据的逻辑器件和包括存储器和逻辑元件两者的混合器件。由于对具有高速度和/或低功耗的电子器件的增加的需求，半导体器件应当提供快的操作速度和/或低的操作电压。为了满足这些技术要求，半导体器件的复杂性和/或增大的集成密度会增加。
技术实现思路
本专利技术构思的示例性实施例能够提供具有阈值电压彼此不同的晶体管的半导体器件。根据本专利技术构思的示例性实施例，一种半导体器件包括集成在基板上的第一晶体管和第二晶体管，第一和第二晶体管的每个包括纳米尺寸有源区域，该纳米尺寸有源区域包括在纳米尺寸有源区的各端部中的源极区域和漏极区域以及在源极区域和漏极区域之间的沟道形成区。第一晶体管的源极区和漏极区具有与第二晶体管的源极区和漏极区相同的导电类型，第二晶体管具有比第一晶体管低的阈值电压，并且第二晶体管的沟道形成区域可以包括同质掺杂区域（homogeneouslydop本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：第一晶体管和第二晶体管，集成在基板上，所述第一和第二晶体管的每个包括纳米尺寸有源区域，该纳米尺寸有源区域包括在该纳米尺寸有源区域的各端部中的源极区域和漏极区域以及在所述源极区域和所述漏极区域之间的沟道形成区域，其中所述第一晶体管的源极区域和漏极区域具有与所述第二晶体管的源极区域和漏极区域相同的导电类型，所述第二晶体管具有比所述第一晶体管低的阈值电压，并且所述第二晶体管的沟道形成区域包括与所述第二晶体管的源极区域相邻的第一同质掺杂区域、与所述第二晶体管的漏极区域相邻的第二同质掺杂区域、以及将所述第一同质掺杂区域与所述第二同质掺杂区域连接的异质掺杂区域，其中所述第一和第二...

【技术特征摘要】
2012.11.26 KR 10-2012-01345931.一种半导体器件，包括：第一晶体管和第二晶体管，集成在基板上，所述第一和第二晶体管的每个包括纳米尺寸有源区域，该纳米尺寸有源区域包括在该纳米尺寸有源区域的各端部中的源极区域和漏极区域以及在所述源极区域和所述漏极区域之间的沟道形成区域，其中所述第一晶体管的源极区域和漏极区域具有与所述第二晶体管的源极区域和漏极区域相同的导电类型，所述第二晶体管具有比所述第一晶体管低的阈值电压，并且所述第二晶体管的沟道形成区域包括与所述第二晶体管的源极区域相邻的第一同质掺杂区域、与所述第二晶体管的漏极区域相邻的第二同质掺杂区域、以及将所述第一同质掺杂区域与所述第二同质掺杂区域连接的异质掺杂区域，其中所述第一和第二同质掺杂区域具有与所述第二晶体管的源极区域和漏极区域相同的导电类型，并且所述异质掺杂区域具有与所述第二晶体管的源极区域和漏极区域不同的导电类型。2.如权利要求1所述的器件，还包括第三晶体管，该第三晶体管包括导电类型与所述第一晶体管的源极区域和漏极区域相同的源极区域和漏极区域以及在该源极区域和该漏极区域之间的沟道形成区域，其中所述第三晶体管的沟道形成区域包括同质掺杂区域，该同质掺杂区域的导电类型与所述第三晶体管的源极区域和漏极区域相同，且与所述第一晶体管的沟道形成区域不同。3.如权利要求2所述的器件，其中在所述半导体器件的操作期间，具有与所述第三晶体管的源极区域和漏极区域的少数载流子相同的导电类型的载流子累积在所述第三晶体管的所述同质掺杂区域中以形成反型区域。4.如权利要求3所述的器件，其中所述第三晶体管由于所述反型区域的存在而被关断。5.如权利要求3所述的器件，其中所述反型区域的从由所述基板突出的所述纳米尺寸有源区域的表面的深度与所述第三晶体管的所述源极区域和所述漏极区域的深度相同。6.如权利要求2所述的器件，其中所述第三晶体管的所述同质掺杂区域的掺杂浓度低于所述第三晶体管的源极区域和漏极区域的掺杂浓度。7.如权利要求6所述的器件，其中所述第三晶体管的所述同质掺杂区域的掺杂浓度随着距所述第三晶体管的源极区域和漏极区域距离的增加而减小。8.如权利要求2所述的器件，其中所述第三晶体管的所述同质掺杂区域将所述第三晶体管的源极区域和漏极区域彼此连接。9.如权利要求2所述的器件，其中所述第二晶体管的阈值电压低于所述第一晶体管的阈值电压且高于所述第三晶体管的阈值电压。10.如权利要求1所述的器件，其中所述第二晶体管的阈值电压随着所述异质掺杂区域宽度的减小而减小，并随着所述异质掺杂区域宽度的增大而增大。11.如权利要求1所述的器件，其中所述第一同质掺杂区域的掺杂浓度随着距所述第二晶体管的源极区域距离的增加而减小，并且所述第二同质掺杂区域的掺杂浓度随着距所述第二晶体管的漏极区域距离的增加而减小。12.如权利要求1所述的器件...

【专利技术属性】
技术研发人员：石城大，吴昌佑，朴星一，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR