包括测试焊盘的半导体集成电路器件制造技术

半导体集成电路器件可以包括多个半导体芯片、划道、连接布线和选择电路。每个半导体芯片可以包括外围电路。划道可以位于半导体芯片之间。测试焊盘可以布置在划道中。连接布线可以连接在测试焊盘与外围电路之间。选择电路可以被配置为将布线连接选择性地连接或断开连接。

【技术实现步骤摘要】
包括测试焊盘的半导体集成电路器件相关申请的交叉引用本申请要求2017年4月5日向韩国知识产权局提交的申请号为10-2017-0044385的韩国专利申请的优先权，其通过引用整体合并于此。
各种实施例总体而言涉及一种半导体集成电路器件，更具体地，涉及一种包括测试焊盘的半导体集成电路器件。
技术介绍
通常，探针卡可以用于测试半导体集成电路器件。探针卡可以包括多层衬底和多个测试引脚。可以在多层衬底中形成测试图案。测试引脚可以布置在多层衬底上。测试引脚可以与半导体集成电路器件上的测试焊盘电接触。从测试器产生的测试电流可以经由测试引脚被施加到半导体集成电路器件的测试焊盘以执行探针测试。■
技术实现思路
在一个实施例中，半导体集成电路器件可以包括多个半导体芯片、划道、连接布线和选择电路。每个半导体芯片可以包括外围电路。划道可以位于半导体芯片之间。测试焊盘可以布置在划道中。连接布线可以连接在测试焊盘与外围电路之间。选择电路可以被配置为将连接布线选择性地连接或断开连接。在一个实施例中，半导体集成电路器件可以包括多个半导体芯片区域、划道、外围电路、至少一个测试焊盘和选择电路。半导体芯片区域可以包括存储体区域和外围电路区域。划道可以位于每一半导体芯片区域的边缘处。外围电路可以布置在外围电路区域中。至少一个测试焊盘可以布置在划道中。选择电路可以被配置为将测试焊盘与外围电路选择性地连接。附图说明图1是示出根据示例性实施例的半导体集成电路器件的框图；图2是示出根据示例性实施例的半导体集成电路器件的平面图；图3是示出根据示例性实施例的开关单元的电路图；图4是示出根据示例性实施例的包括经由连接布线彼此连接的测试焊盘和内部电路的半导体集成电路器件的平面图；图5是示出根据示例性实施例的包括经由连接布线彼此连接的测试焊盘和内部电路的半导体集成电路器件的电路图；以及图6是示出根据示例性实施例的半导体集成电路器件中共同包括测试焊盘的多个半导体芯片的平面图。图7是示出根据示例性实施例的计算机系统的框图。具体实施方式下文中将参考附图(其中示出了一些示例性实施例)来描述各种示例性实施例。然而，这些实施例可以以多种不同的形式来体现，而不应被解释为仅限于本文中所阐述的示例性实施例。相反，提供这些示例性实施例使得本公开将是彻底和完整的，并将向本领域技术人员充分传达本公开的范围。在附图中，为了清楚起见，可以能会夸大层和区域的大小和相对大小。将理解，当一个元件或层被称为在另一元件或层“上”、“连接”或“耦接”到另一元件或层时，该元件可以直接在另一元件或层上、直接连接或直接耦接到另一元件或层，或者可以存在中间元件或层。相反，当一个元件被称为“直接”在另一元件或层“上”、“直接连接”或“直接耦接”到另一元件或层时，就不存在中间元件或层。贯穿本公开相同的附图标记表示相同的元件。如本文中所用，术语“和/或”包括一个或更多个相关联的列出项的任意一个和所有组合。下面将参考附图通过各种示例性实施例来描述示例性实施例。图1是示出根据示例性实施例的半导体集成电路器件的框图。参考图1，本示例性实施例的半导体集成电路器件可以包括第一电路100和第二电路200。第一电路100可以布置在半导体芯片区域中。第一电路100可以包括第一焊盘110、缓冲电路120和内部电路130。可以存在至少一个第一焊盘110。第一焊盘110可以包括输入焊盘或输出焊盘，诸如正常地址焊盘、正常功率焊盘、正常数据焊盘等。缓冲电路120可以与第一焊盘110连接。缓冲电路120可以被配置为缓冲输入到第一焊盘110的信号或电压。缓冲电路120可以为内部电路130提供缓冲信号或缓冲电压。此外，缓冲电路120可以被配置为缓冲从内部电路130提供的信号或电压。缓冲电路120可以为第一焊盘110提供缓冲信号或缓冲电压。内部电路130可以包括被配置为驱动半导体存储器件的电路块。第一焊盘110、缓冲电路120和内部电路130可以位于半导体芯片的外围电路区域中。因此，第一电路100可以对应于外围区域中的外围电路。第二电路200可以包括第二焊盘210。尽管未在图1中描绘，第二电路200可以包括与第二焊盘210电连接的多个测试图案。第二焊盘210可以位于在半导体芯片的边缘、外围或边沿处的划道中。第二焊盘210可以包括测试焊盘，探针卡可以与该测试焊盘接触。第二焊盘210可以与第一焊盘110、缓冲电路120和内部电路130连接。第二焊盘210可以被配置为将信号从第二焊盘210传送到第一焊盘110或内部电路130。第二焊盘210可以与第一焊盘110电连接，或者第二焊盘210和内部电路130可以经由连接布线300彼此电连接。选择电路350可以与连接布线300连接并且布置在连接布线300上。因此，选择电路350可以被配置为使连接到第一电路100的连接布线部分(下文中，称为第一连接布线部分300a)与连接到第二电路200的连接布线部分(下文中，称为第二连接布线部分300b)之间选择性地断开连接、分离，或者换言之，创建连接到第一电路100的连接布线部分(下文中，称为第一连接布线部分300a)与连接到第二电路200的连接布线部分(下文中，称为第二连接布线部分300b)之间的开口。例如，在探针测试期间，选择电路350可以将第一连接布线部分300a与第二连接布线部分300b连接以形成单个导电路径。相反，在正常操作期间，选择电路350可以使第一连接布线部分300a与第二连接布线部分300b断开连接。因此，第一连接布线部分300a和第二连接布线部分300b可以转换为浮置状态或非导电状态，以防止第一接线布线部分300a和第二连接布线部分300b被用作负载电阻。图2是示出根据示例性实施例的半导体集成电路器件的平面图。参考图2，半导体集成电路器件10可以包括半导体芯片101和被配置为包围半导体芯片101的划道201。图1中的第一电路100可以对应于半导体芯片101中的电路。图1中的第二电路200可以对应于划道201中的电路。半导体芯片101可以包括存储体区域101a和外围电路区域101b。存储体区域101a可以包括多个存储单元105。外围电路区域101b可以包括被配置为控制存储单元105的控制电路，诸如第一焊盘110、缓冲电路120和内部电路130。外围电路区域101b可以被布置在与存储体区域101a分离的位置。此外，存储体区域101a可以布置在外围电路区域101b的两侧。划道201可以对应于半导体芯片101的外部区域，晶片可以沿着该外部区域被切割以形成半导体芯片101。划道201可以具有统一的宽度。可以在划道201中布置诸如测试图案、对准键等的各种图案。与图1中的第一焊盘110相对应的正常焊盘110a可以布置在外围电路区域101b中。外围电路区域101b可以包括正常焊盘110a和可以与正常焊盘110a电连接的内部电路130。正常焊盘110a可以从外部设备选择性地接收命令、数据、功率、地址等。正常焊盘110a可以为内部电路130的输入端子和存储体区域101a的信号线选择性地提供命令、数据、功率、地址等。此外，正常焊盘110a可以接收从存储体区域101a输出的信号。正常焊盘110a可以将信号输出到外部设备。缓冲电路120和内部电路130可以布置在外围电路本文档来自技高网...

【技术保护点】
1.一种半导体集成电路器件，包括：多个半导体芯片，其包括外围电路；划道，其位于半导体芯片之间；测试焊盘，其布置在划道中；连接布线，其连接在测试焊盘与外围电路之间；以及选择电路，其布置在连接布线上，以将连接布线连接或分离。

【技术特征摘要】
2017.04.05 KR 10-2017-00443851.一种半导体集成电路器件，包括：多个半导体芯片，其包括外围电路；划道，其位于半导体芯片之间；测试焊盘，其布置在划道中；连接布线，其连接在测试焊盘与外围电路之间；以及选择电路，其布置在连接布线上，以将连接布线连接或分离。2.根据权利要求1所述的半导体集成电路器件，其中，半导体芯片中的每个半导体芯片包括包含外围电路的外围电路区域，以及布置在外围电路区域的两侧且包括多个存储单元的存储体区域，以及其中，外围电路区域包括正常焊盘和与正常焊盘电连接的内部电路。3.根据权利要求2所述的半导体集成电路器件，其中，连接布线被布置在存储体区域之上。4.根据权利要求1所述的半导体集成电路器件，其中，选择电路布置在外围电路中。5.根据权利要求1所述的半导体集成电路器件，其中，选择电路包括：开关单元，其被配置为在测试模式中将连接布线连接以将测试焊盘与外围电路电连接，以及在正常模式中将连接布线分离以将测试焊盘与外围电路电断开连接。6.根据权利要求5所述的半导体集成电路器件，其中，选择电路还包括：控制信号发生单元，其被配置为产生用于驱动开关单元的控制信号；所述控制信号发生单元包括非易失性存储器件。7.根据权利要求1所述的半导体集成电路器件，其中，选择电路包括：开关单元，其被配置为在测试模式中将连接布线连接以将测试焊盘与外围电路电连接，以及在正常模式中将连接布线分离以将测试焊盘与外围电路电断开连接；以及预充电单元，其被配置为当连接布线与测试焊盘分离时用电压来预充电连接布线。8.根据权利要求7所述的半导体集成电路器件，其中，选择电路还包括：信号保持单元，其被配置为接收从预充电单元输出的信号和从正常焊盘传输的信号，并且信号保持单元被配置为在测试模式中将测试焊盘的信号传输至内部电路，以及在正常模式中将正常焊盘的信号传输至内部电路。9.根据权利要求1所述的半导体集成电路器件，其中，在划道两侧处的半导体芯片的外围电路与划道中的测试图案共同连接。1...

【专利技术属性】
技术研发人员：金嶡东，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR