集成电路芯片内部电路节点测试结构及其引出测试方法技术

技术编号:19217830 阅读:264 留言:0更新日期:2018-10-20 07:28
本发明专利技术公开了一种集成电路芯片内部电路节点测试结构,在芯片版图顶层金属层的非布线区域设置冗余衬垫,所述冗余衬垫与芯片电路无电性连接,所述冗余衬垫在芯片表面钝化层设有开口。本发明专利技术还公开了一种集成电路芯片内部电路节点引出测试方法。本发明专利技术的集成电路芯片内部电路节点测试结构能适用于各种芯片,能降低测试工作量,降低测试成本的集成电路芯片内部电路节点测试结构。

【技术实现步骤摘要】
集成电路芯片内部电路节点测试结构及其引出测试方法
本专利技术涉及半导体领域,特别是涉及一种集成电路芯片内部电路节点测试结构。本专利技术还涉及一种集成电路芯片内部电路节点引出测试方法。
技术介绍
在集成电路分析中,为了对芯片内部电路节点的信号进行测量,需要将芯片内部电路节点与外部测量之间建立连接对芯片内部电路节点引出测试主要采用以下三种方法:方法一:通过聚焦离子束(FIB)在芯片表面靠近待测量芯片内部电路节点附近淀积金属生成一个衬垫(Pad),并利用聚焦离子束(FIB)切割/金属淀积功能将芯片内部电路节点与所述Pad进行连接。然后再利用探针与Pad接触进而实现对芯片内部电路节点信号的测量。该方法的缺点是聚焦离子束(FIB)和淀积衬垫(Pad)的工作量较大,成本较高。方法二:在芯片设计阶段,即考虑到重要芯片内部电路节点信号的衬垫(Pad)引出,在版图设计中预留所述重要信号对应的衬垫(Pad)引出。这种方法的缺点是会受芯片布线影响,使用对象有局限。方法三:利用芯片原有的功能管脚衬垫(Pad),通过聚焦离子束(FIB)切断原有连接,再将该衬垫(Pad)连接到芯片内部电路节点上去。该方法缺点是本文档来自技高网...

【技术保护点】
1.一种集成电路芯片内部电路节点测试结构,其特征在于:在芯片版图顶层金属层的非布线区域设置冗余衬垫,所述冗余衬垫与芯片电路无电性连接,所述冗余衬垫在芯片表面钝化层设有开口。

【技术特征摘要】
1.一种集成电路芯片内部电路节点测试结构,其特征在于:在芯片版图顶层金属层的非布线区域设置冗余衬垫,所述冗余衬垫与芯片电路无电性连接,所述冗余衬垫在芯片表面钝化层设有开口。2.如权利要求1所述的集成电路芯片内部电路节点测试结构,其特征在于:所述冗余衬垫均匀的设置在顶层金属层的非布线区域。3.如权利要求1所述的集成电路芯片内部电路节点测试结构,其特征在于:所述冗余衬垫随机的设置在顶层金属层的非布线区域。4.如权利要求1所述的集成电路芯片内部电路节点测试结构,其特征在于:每个芯片内部电路节点的顶层金属层非布线区域至少设有一个所述冗余衬垫。5.如权利要求1-4任意一项所述的集成电路芯片内部电路节点测试结构,其特征在于:任意一个所述冗余衬垫能通过聚焦离子束切割和金属淀积工艺与其最近的芯片内部电路节点形成电性连接。6.一种...

【专利技术属性】
技术研发人员:曾志敏周琛杰张雨田
申请(专利权)人:上海华虹宏力半导体制造有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1