专用集成电路芯片的布局结构及方法技术

本发明专利技术实施例提出一种专用集成电路芯片的布局结构，其包括计算内核区域和输入输出区域，所述计算内核区域包括多个逻辑单元块组成的阵列，所述多个逻辑单元块组成的阵列包括左右对称的两列，每列设置多行，每行布置一个逻辑单元块；所述输入输出区域包括布置在所述专用集成电路芯片的第一边缘的第一输入输出区域和布置在所述专用集成电路芯片的与所述第一边缘相对的第二边缘的第二输入输出区域，所述第一输入输出区域和第二输入输出区域分别包括至少一个并行排列的输入输出单元；左右对称的阵列之间设置有中间通道,中间通道用于布置连接第一输入输出区域和第二输入输出区域的信号传输线。本发明专利技术实施例相对于现有技术而言，节省了芯片两侧的输入输出区域的面积，而且设置了中间通道布置ESD等单元，从而避免浪费芯片计算内核的面积和芯片的整体面积。

Layout structure and method of ASIC chip

The embodiment of the invention provides a layout structure of an application specific integrated circuit chip, which includes a computing kernel region and an input and output region. The computing kernel region comprises an array composed of a plurality of logic cell blocks. The array composed of the plurality of logic cell blocks comprises two symmetrical columns, each column having a plurality of rows and each row being arranged. A logic unit block, the input and output region comprising a first input and output region disposed on the first edge of the ASIC chip and a second input and output region disposed on the second edge opposite the first edge of the ASIC chip, the first input and output region and the second input The output region comprises at least one input and output unit arranged in parallel, and an intermediate channel is arranged between the left and right symmetrical arrays for arranging a signal transmission line connecting the first input and output region and the second input and output region. Compared with the prior art, the embodiment of the invention saves the area of the input and output areas on both sides of the chip, and sets up an intermediate channel arrangement unit such as ESD, so as to avoid wasting the area of the chip to calculate the kernel and the overall area of the chip.

【技术实现步骤摘要】
专用集成电路芯片的布局结构及方法
本专利技术涉及集成电路领域，特别是涉及一种专用集成电路芯片的布局结构及方法。
技术介绍
区块链技术是利用块链式的结构验证和存储数据，其中验证和存储的数据单元采用数字签名方式，实现数据单元的接收者用以确认数据单元的来源和数据单元的完整性，并保护数据，防止数据单元被篡改或伪造。区块链技术可以用于云计算、物联网、电子商务、身份验证、文件存储、金融交易、数字货币等众多领域，其中数字货币领域通常采用SHA-256安全散列算法(SecureHashAlgorithm,SHA)进行数字签名。区块链专用集成电路芯片(又称ASIC芯片)是区块链体系中最基础、最核心的计算设备。用于数字货币领域实现SHA-256算法超高速重复计算的区块链专用集成电路芯片属于针对SHA-256算法的全定制芯片，其通常包括计算内核和通信接口模块。如图1所示，现有技术在设计这种专用集成电路芯片时，通常将接口模块的输入输出(I/O)单元分布在芯片的四周，简单的输入输出单元包含数个静电保护(ESD)管和数个与或非逻辑单元，复杂的输入输出单元则可能包含数百甚至上万门规模的电路。分布于芯片四周的输入输出单元构成了环形的输入输出区域，在输入输出区域内，环形供电电源线为各个输入输出单元供电，电源线通过不同层的金属层形成完整的环形供电电路，一个完整的环形供电环路同时可以提供强ESD保护。然而，这种将输入输出单元布置在芯片四周的布局结构需要占用芯片四周的边缘区域，缩小了计算内核的区域面积。提高芯片计算内核的区域面积也是专用集成电路芯片设计时，重点考虑的问题。
技术实现思路
为了解决上述问题，根据本专利技术的一个方面，提出一种专用集成电路芯片的布局结构，包括：计算内核区域和输入输出区域，所述计算内核区域包括多个逻辑单元块组成的阵列，所述多个逻辑单元块组成的阵列包括左右对称的两列，每列设置多行，每行布置一个逻辑单元块(dhashblock)；所述输入输出区域包括布置在所述专用集成电路芯片的第一边缘的第一输入输出区域(SYS_GLU)和布置在所述专用集成电路芯片的与所述第一边缘相对的第二边缘的第二输入输出区域(bottomIO)，所述第一输入输出区域和第二输入输出区域分别包括至少一个并行排列的输入输出单元(IO)；左右对称的阵列之间设置有中间通道(middle_channel),中间通道用于布置连接第一输入输出区域和第二输入输出区域的信号传输线。在一些实施方式中，所述中间通道可以进一步布置ESD和TS，所述ESD用于，所述TS用于。在一些实施方式中，第一输入输出区域可以进一步布置控制单元(top_ctrl)，控制单元(top_ctrl)用于。在一些实施方式中，所述第一输入输出区域或第二输入输出区域中的输入输出单元通过控制单元连接，进行数据或命令传输。在一些实施方式中，第二输入输出区域中的输入输出单元通过中间通道的信号传输线和控制单元连接，控制单元再和第二输入输出区域中的输入输出单元连接。在一些实施方式中，所述第一输入输出区域或第二输入输出区域进一步包括锁相回路电路PLL，MUX和CLK_GCU中的一项或多项。在一些实施方式中，逻辑单元块呈狭长形的结构。在一些实施方式中，所述第一输入输出区域和第二输入输出区域分别包括多个并行排列的输入输出单元。在一些实施方式中，所述锁相回路PLL，MUX或CLK_GCU设置于所述第一输入输出区域或第二输入输出区域中多个并行排列的输入输出单元的组合的一端。在一些实施方式中，所述布局结构还包括对所述第一输入输出区域和第二输入输出区域分别供电的独立的供电电路或中间位置。在一些实施方式中，所述供电电路或中间位置用于在芯片输入输出的电源供电端与所述第一输入输出区域和第二输入输出区域之间以星状连接方式供电。在一些实施方式中，所述逻辑单元块包括第一运算单元和第二运算单元，所述第一运算单元用于执行第一次运算，所述第二运算单元用于执行第二次运算。在一些实施方式中，所述第一运算单元连接至所述第二运算单元，其中所述第一运算单元执行第一次运算的结果用于所述第二运算单元执行第二次运算。在一些实施方式中，所述第一运算单元和第二运算单元分别包括M级流水线运算单元，所述M级流水线运算单元采用首尾相连的狭长形排列，且第二运算单元的第1级流水线运算单元与第一运算单元的第M级流水线运算单元首尾相连，M为大于1的整数。在一些实施方式中，所述M级流水线运算单元分别包括运算模块和存储模块，所述运算模块用于执行各级流水线运算，所述存储模块用于保存各级运算结果。在一些实施方式中，所述M级流水线运算单元中下级流水线运算单元的运算模块与上级流水线运算单元的存储模块相连接。在一些实施方式中，所述第一运算单元和第二运算单元用于执行SHA-256运算。在一些实施方式中，所述M级流水线运算单元包括64级流水线运算单元。在一些实施方式中，所述逻辑单元块接收所述输入输出单元发送的运算数据，执行数据运算，并向所述输入输出单元输出运算结果。在一些实施方式中，所述逻辑单元块执行数据运算，将运算结果发送给控制单元进一步处理后向所述输入输出单元输出运算结果。在一些实施方式中，还提供一种计算机，包含上述任一项所述的专用集成电路芯片的布局结构。本专利技术实施例提出的专用集成电路芯片的布局结构和方法省去了现有技术中芯片左右两边的输入输出区域的面积，也节省了为了提供强ESD保护而形成环形供电电路所需的面积，而且锁相回路设置于芯片的输入输出区域中，也不占用计算内核的区域面积，节省的芯片面积全部用于计算内核，从而避免浪费芯片计算内核的面积。在芯片设置中间通道布置连接对端的输入输出区域的信号传输线，工艺对准单元TCD、静电保护单元ESD和温度感测单元TS，进一步减少了芯片的面积，提高了芯片的性能，降低了其功率。附图说明图1是现有技术的专用集成电路芯片的布局结构的示意图；图2是根据本专利技术一实施例的专用集成电路芯片的布局结构的示意图；图3是根据本专利技术另一实施例的专用集成电路芯片的布局结构的示意图；图4是根据本专利技术另一实施例的专用集成电路芯片的布局结构的示意图；图5是根据本专利技术另一实施例的专用集成电路芯片的布局结构的示意图；图6是根据本专利技术另一实施例的专用集成电路芯片的布局结构的示意图；图7是根据本专利技术一实施例的专用集成电路芯片的逻辑单元块的结构示意图。图8是根据本专利技术一实施例的专用集成电路芯片的布局方法的流程示意图；图9是根据本专利技术另一实施例的专用集成电路芯片的布局方法的流程示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术进一步详细说明。为了便于说明本专利技术实施例，本专利技术附图中仅示出用于说明本专利技术目的的必要部件。图2是根据本专利技术一实施例的专用集成电路芯片的布局结构的示意图。如图2所示，本专利技术实施例所述专用集成电路芯片的布局结构包括：布置在芯片的第一边缘的输入输出区域12和布置在芯片的与所述第一边缘相对的第二边缘的输入输出区域13。两个独立的输入输出区域12和13分别包括输入输出(I/O)单元120。输入输出(I/O)单元120可以为一个或多个并行排列。计算内核区域11位于所述独立的输入输出区域12和13之间，包括用于执行数据运算的逻辑单元本文档来自技高网...

【技术保护点】
1.一种专用集成电路芯片的布局结构，其特征在于，包括计算内核区域和输入输出区域，所述计算内核区域包括多个逻辑单元块组成的阵列，所述多个逻辑单元块组成的阵列包括左右对称的两列，每列设置多行，每行布置一个逻辑单元块(dhash block)；所述输入输出区域包括布置在所述专用集成电路芯片的第一边缘的第一输入输出区域(SYS_GLU)和布置在所述专用集成电路芯片的与所述第一边缘相对的第二边缘的第二输入输出区域(bottom IO)，所述第一输入输出区域和第二输入输出区域分别包括至少一个并行排列的输入输出单元(IO)；左右对称的阵列之间设置有中间通道(middle_channel),中间通道用于布置连接第一输入输出区域和第二输入输出区域的信号传输线。

【技术特征摘要】
1.一种专用集成电路芯片的布局结构，其特征在于，包括计算内核区域和输入输出区域，所述计算内核区域包括多个逻辑单元块组成的阵列，所述多个逻辑单元块组成的阵列包括左右对称的两列，每列设置多行，每行布置一个逻辑单元块(dhashblock)；所述输入输出区域包括布置在所述专用集成电路芯片的第一边缘的第一输入输出区域(SYS_GLU)和布置在所述专用集成电路芯片的与所述第一边缘相对的第二边缘的第二输入输出区域(bottomIO)，所述第一输入输出区域和第二输入输出区域分别包括至少一个并行排列的输入输出单元(IO)；左右对称的阵列之间设置有中间通道(middle_channel),中间通道用于布置连接第一输入输出区域和第二输入输出区域的信号传输线。2.根据权利要求1所述的专用集成电路芯片的布局结构，其特征在于，所述中间通道可以进一步布置一个或多个工艺对准单元TCD、多个静电保护单元ESD和温度感应单元TS。3.根据权利要求1或2所述的专用集成电路芯片的布局结构，其特征在于，第一输入输出区域可以进一步布置控制单元(top_ctrl)，控制单元(top_ctrl)用于芯片逻辑控制。4.根据权利要求3所述的专用集成电路芯片的布局结构，其特征在于，所述第一输入输出区域或第二输入输出区域中的输入输出单元通过控制单元连接，进行数据或命令传输。5.根据权利要求4所述的专用集成电路芯片的布局结构，其特征在于，第二输入输出区域中的输入输出单元通过中间通道的信号传输线和控制单元连接，控制单元再和第二输入输出区域中的输入输出单元连接。6.根据权利要求1或2所述的专用集成电路芯片的布局结构，其特征在于，所述第一输入输出区域或第二输入输出区域进一步包括锁相回路电路PLL，信号选择器MUX和时钟产生单元CLK_GCU中的一项或多项。7.根据权利要求1或2所述的专用集成电路芯片的布局结构，其特征在于，其中逻辑单元块呈狭长形的结构。8.根据权利要求1或2所述的专用集成电路芯片的布局结构，其特征在于，所述第一输入输出区域和第二输入输出区域分别包括多个并行排列的输入输出单元。9.根据权利要求6所述的专用集成电路芯片的布局结构，其特征在于，所述锁相回路PLL，MUX或CLK_GCU设置于所述第一输入输出区域或第二输入输出区域中多个并行排列的输入输出单元的组合的一端。10.根据权利要求1或2...

【专利技术属性】
技术研发人员：杨帅，杨存永，
申请(专利权)人：北京比特大陆科技有限公司，
类型：发明
国别省市：北京,11