一种封装结构及其制作方法技术

一种封装结构，包括：键合丝部，被配置为连接待封装芯片上的键合点与电路基板上的键合点，包括多个键合丝通路，并且每个键合丝通路被配置为两点弯折结构；以及胶点部，被配置为覆盖键合丝部并覆盖待封装芯片的至少一部分。本申请还公开了一种制作封装结构的方法。

Encapsulation structure and manufacturing method thereof

A packaging structure includes: a bond wire portion configured to connect bond points on a chip to bond points on a circuit board, including a plurality of bond wire paths, and each bond wire path configured as a two-point bending structure; and a adhesive portion configured to cover at least the bond wire portion and cover the chip to be packaged. A part. The invention also discloses a method for making encapsulation structure.

【技术实现步骤摘要】
一种封装结构及其制作方法
本专利技术涉及半导体封装工艺
更具体地，涉及一种封装结构及其制作方法。
技术介绍
目前在集成电路中，电子器件的隔离保护一般应用点胶隔离技术，即利用胶将芯片整体包覆以将键合丝之间彼此隔离、将键合丝与环境隔离，从而确保芯片的功能得以实现。但是目前的技术，键合丝结构强度不够，点胶后容易塌丝、碰丝；且当电路的应用环境存在冷热交替情况时，由于材料的不同，其热膨胀系数也存在较大偏差，会存在器件在热环境试验中的热应力匹配问题，隔离胶的热胀冷缩使得塌丝、碰丝风险加大。此外，目前的点胶技术精度不够。对于一些应用场合，例如，X射线探测器中，当对贴合在电路板上的待封装裸芯片进行键合与点胶时，需要预留出适当的空间以用于叠加其他部件，一旦点胶的精度不够覆盖区域出现误差，将直接影响后续工艺步骤，封装后的芯片或器件无法正常运行。因此，需要提供一种具有键合丝强度高、点胶精度高、内应力匹配良好的封装结构及其制作方法。
技术实现思路
本专利技术的目的在于提供一种强度隔离保护性能的封装结构及其制作方法。为达到上述目的，本专利技术采用下述技术方案：一种封装结构，包括：键合丝部，被配置为连接待封装芯片上的键合点与电路基板上的键合点，包括多个键合丝通路，并且每个键合丝通路被配置为两点弯折结构；以及胶点部，被配置为覆盖键合丝部并覆盖待封装芯片的至少部分。优选地，待封装芯片上的键合点与电路基板上的键合点的跨距为1.3-1.7mm。优选地，每个键合丝通路为硅铝丝或金丝。优选地，当键合丝通路为硅铝丝时，键合丝部的送线角度为30°-70°，当键合丝通路为金丝时，键合丝部的送线角度为90°。优选地，键合丝部的拱高高于待封装芯片50-300μm。优选地，键合丝部中每个键合丝通路采用双线键合结构。优选地，胶点部包括限定点胶区域的筑坝区和由筑坝区限定的用于填充胶的填充区。优选地，筑坝区的位置精度不低于10μm。本公开还提供了一种制作封装结构的方法，方法包括：将键合丝部与待封装芯片和电路基板键合，其中，键合丝部包括多个键合丝通路，每个键合丝通路配置为两点弯折结构；以及进行点胶操作，令通过点胶操作形成的胶点部覆盖键合丝部并覆盖待封装芯片的至少部分。优选地，进行点胶操作的步骤包括：形成筑坝区，筑坝区用于限定点胶区域；形成填充区，填充区为筑坝区限定的用于填充胶的区域；以及对所形成的筑坝区和填充区进行固化。优选地，对形成的筑坝区和填充区进行固化的步骤为阶梯式固化：以50-100℃固化45-60min；以及以100-160℃固化25-35min。优选地，所形成筑坝区的位置精度不低于10μm。优选地，在进行点胶操作的步骤中，以粘度范围在20Pa.s-80Pa.s的胶，2ml/min的胶量进行点胶，且胶点直径控制在10-30μm，针头行进速度2-20mm/s，工作温度为20-60℃。本专利技术的有益效果如下：本专利技术所述技术方案能够提供一种具有高强度高精度并能提供良好隔离保护的封装结构及其制作方法。附图说明下面结合附图对本专利技术的具体实施方式作进一步详细的说明；图1为根据本公开的封装结构的实施例的示意性原理图；图2为图1中沿虚线AA截取的线以右部分的放大了的正视图；图3为根据本公开的封装结构的一个实施例的示出筑坝区的结构原理图；图4示出示出图3中筑坝区限定的填充区的点胶效果图；以及图5为本公开的封装结构的制作方法流程图。具体实施方式为了更清楚地说明本专利技术，下面结合优选实施例和附图对本专利技术做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本专利技术的保护范围。图1为根据本公开的封装结构1的实施例的示意性原理图。其中，为了便于理解，将填充的胶水透明化。应理解，在半导体集成电路领域的实际应用中，胶的颜色并不限于此，呈现墨绿、黑色等各种颜色的胶也是可以的。如图1中所示，本公开的封装结构1包括键合丝部10和胶点部20，其中，键合丝部10包括多个键合丝通路10-1至10-N(N为自然数)，胶点部20覆盖键合丝部10，并覆盖待封装裸芯片的至少一部分。优选地，胶点部20覆盖键合丝部10，并覆盖待封装裸芯片的一部分以在对键合丝部10充分进行隔离保护的同时不影响后续的工艺步骤。此外，胶点部20包括筑坝区201和填充区203。关于键合丝部10和点胶部20的具体结构原理，将在下文中结合附图2-5详细说明。具体地，图2为图1中沿虚线AA截取的线以右部分的放大了的正视图，该正视图中可见键合丝部10中的键合丝通路10-1。此外，为了更清楚地描述本公开的封装结构1的位置关系，在图中示意性地示出了与封装结构1相关的其他电路部件。在图2中，示出了PCB电路基板30，其上布置有待封装的裸芯片301和覆铝区303，该PCB电路基板30上的电路封装模式可以为COB形式，在这种情况下，裸芯片301可以是直接贴装于电路基板30上的单晶硅片，应理解PCB电路基板30上的电路封装模式并不限于此。在裸芯片301上与覆铝区303上均布置有焊盘305，用以将键合丝部10中的每个通路10-1至10-N(N为自然数)的键合丝键合在裸芯片301与覆铝区303上，形成电连接。图2中的焊盘305只是示意性的，并不为了限制焊盘305的尺寸，在实际应用中，焊盘305仅略微高出裸芯片301和覆铝区303的表面或内嵌于裸芯片301和覆铝区303中。此外，覆铝区303也可以是其他材料，其种类视键合丝的材料而定，以便使键合丝更牢固地进行键合。如图所示，键合丝通路10-1为两点弯折的形式，可以是折线形或弧形，最高点B距离电路基板30(即键合丝通路10-1的拱高)为50-300μm。键合丝通路10-1可以为硅铝丝或金丝。键合丝通路10-1可以采用双线键合，以减小引线电阻。由于图2为本公开的封装结构1的部分正视图，本领域技术人员应理解，本公开中的键合丝部10中的其他键合丝通路10-2至10-N(N为自然数，N的值等于裸芯片301的引脚数)的结构相同。类似地，与弯曲形式相同的理由，下面仅以键合丝通路10-1的结构来描述键合丝部10中每一条通路的结构参数。如图2所示，键合丝通路10-1通过焊盘305与裸芯片301和覆铝区303键合，键合丝通路10-1与焊盘305的结合点称为键合点。键合丝通路10-1与裸芯片301的送线角为θ1，键合丝通路10-1与覆铝303的送线角为θ2。优选地，当键合丝通路10-1为硅铝丝时，θ1和θ2的取值范围为30°至70°，当键合丝通路10-1为金丝时，θ1和θ2的取值范围为90°。此外，键合丝通路10-1和裸芯片301上的焊盘305的键合点与键合丝通路10-1和电路基板上覆铝区303上的焊盘305的键合点之间的距离为键合丝通路10-1的跨距，该跨距的范围可以为1.3-1.7mm。由具有上述结构参数的键合丝通路10-1至10-N(N为自然数)形成的键合丝部10，增大了键合丝部与焊盘305之间的键合强度，当由于外力作用对集成电路板造成冲击时，或者由于电路板的使用环境潮湿时，键合丝不易脱落，不易断裂。此外，在点胶以及电路运行时不易塌丝、抗拉、抗压，因此，本公开形成的封装结构1的键合丝部10具有高强度。从而增加了电路板的稳定性。下面参照图本文档来自技高网...

【技术保护点】
1.一种封装结构，其特征在于，包括：键合丝部，被配置为连接待封装芯片上的键合点与电路基板上的键合点，包括多个键合丝通路，并且每个所述键合丝通路被配置为两点弯折结构；以及胶点部，被配置为覆盖所述键合丝部并覆盖所述待封装芯片的至少一部分。

【技术特征摘要】
1.一种封装结构，其特征在于，包括：键合丝部，被配置为连接待封装芯片上的键合点与电路基板上的键合点，包括多个键合丝通路，并且每个所述键合丝通路被配置为两点弯折结构；以及胶点部，被配置为覆盖所述键合丝部并覆盖所述待封装芯片的至少一部分。2.如权利要求1所述的封装结构，其特征在于，所述待封装芯片上的键合点与所述电路基板上的键合点的跨距为1.3-1.7mm。3.如权利要求1所述的封装结构，其特征在于，所述每个键合丝通路为硅铝丝或金丝。4.如权利要求3所述的封装结构，其特征在于，当所述键合丝通路为硅铝丝时，所述键合丝部的送线角度为30°-70°，当所述键合丝通路为金丝时，所述键合丝部的送线角度为90°。5.如权利要求1所述的封装结构，其特征在于，所述键合丝部的拱高高于所述待封装芯片50-300μm。6.如权利要求1所述的封装结构，其特征在于，所述键合丝部中每个键合丝通路采用双线键合结构。7.如权利要求1-4中任一项所述的封装结构，其特征在于，所述胶点部包括限定点胶区域的筑坝区和由所述筑坝区限定的用于填充胶的填充区。8.如权利要求5所述的封装结构，其特征在于，所述筑坝区的位置精度不低于10μm。9.一种制作封...

【专利技术属性】
技术研发人员：王洪波，
申请(专利权)人：同源微北京半导体技术有限公司，
类型：发明
国别省市：北京,11