半导体器件制造技术

本发明专利技术提供一种半导体器件，其包括：衬底，所述衬底具有有源区；栅极结构，所述栅极结构设置在所述有源区上；源/漏区，所述源/漏区分别形成在所述有源区的在所述栅极结构的两侧的部分内；金属硅化物层，所述金属硅化物层设置在每个所述源/漏区的表面上；以及接触栓，所述接触栓设置在所述源/漏区上并且通过所述金属硅化物层分别电连接至所述源/漏区。所述金属硅化物层被形成为具有单晶结构。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求于2016年11月9日在韩国知识产权局提交的韩国专利申请第10-2016-0148684号的优先权的利益，该韩国专利申请所公开的内容以引用的方式全部并入本文。
本专利技术涉及一种半导体器件。
技术介绍
随着对半导体器件的高性能、高速度和多功能的需求增加，半导体器件的集成度得到提高。当制造高度集成的微图案化半导体器件时，微图案之间需要微宽度或者微距离。为了克服平面金属氧化物半导体场效应晶体管(MOSFET)的局限性，也已经开发出包括鳍式场效应晶体管(FinFET)的半导体器件，该FinFET包括具有三维结构的沟道。一般而言，因为用作接触结构的金属硅化物层的热稳定性差，在后续工艺(诸如，使栅极介电层退火)中可能发生的晶粒生长和/或聚集有可能使接触电阻水平大大升高。
技术实现思路
本专利技术旨在通过提供热稳定性优良的金属硅化物层，改善半导体器件的电特性和可靠性。根据本专利技术的一个方面，一种半导体器件可以包括：衬底，所述衬底具有有源区；栅极结构，所述栅极结构设置在所述有源区上；源/漏区，所述源/漏区分别形成在所述有源区的在所述栅极结构的两侧的部分上；金属硅化物层，所述金属硅化物层设置在每个所述源/漏区的表面上并且具有单晶结构；以及接触栓，所述接触栓设置在所述源/漏区上并且通过所述金属硅化物层分别电连接至所述源/漏区。根据本专利技术的另一方面，一种半导体器件可以包括：衬底，所述衬底具有第一器件区和第二器件区；第一沟道型晶体管，所述第一沟道型晶体管形成在所述第一器件区中；以及第二沟道型晶体管，所述第二沟道型晶体管形成在所述第二器件区中，其中，所述第一沟道型晶体管和所述第二沟道型晶体管中的每一个包括：鳍型有源区，所述鳍型有源区在第一方向上延伸；栅极线，所述栅极线在基本上垂直于所述第一方向的第二方向上延伸以与所述鳍型有源区相交；源/漏区，所述源/漏区分别形成在所述鳍型有源区的在所述栅极线的两侧的部分上；金属硅化物层，所述金属硅化物层形成在所述源/漏区的表面上；接触栓，所述接触栓设置在所述源/漏区上并且通过所述金属硅化物层分别电连接至所述源/漏区，其中，所述第一沟道型晶体管和所述第二沟道型晶体管的所述金属硅化物层中的至少一个是单晶层。附图说明通过下面结合附图进行的详细描述，将更加清楚地理解本专利技术的以上和其它方面、特征和优点，在附图中：图1是根据示例性实施例的半导体器件的截面图；图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I和图2J是图示了根据示例性实施例的制造半导体器件的方法的截面图；图3是图示了金属硅化物层的薄层电阻根据第二热处理条件的变化的曲线图；图4是图示了根据示例性实施例的基于实验例和比较例的金属硅化物层的热稳定性的曲线图；图5A和图5B是根据示例性实施例的基于实验例和比较例的金属硅化物层的透射电子显微镜(TEM)图像；图6A和图6B是图示了根据示例性实施例的基于实验例和比较例的金属硅化物层的硅光电倍增器(SiPM)分析结果的曲线图；图7是根据示例性实施例的半导体器件的透视图；图8A是图7所示的一个半导体器件的器件区的沿线A1-A1’截取的截面图；图8B是图7所示的所述一个半导体器件的器件区的沿线B1-B1’截取的截面图；图8C是图7所示的所述一个半导体器件的器件区的沿线C1-C1’截取的截面图；图9A是图7所示的另一个半导体器件的器件区的沿线A2-A2’截取的截面图；图9B是图7所示的所述另一个半导体器件的器件区的沿线B2-B2’截取的截面图；图9C是图7所示的所述另一个半导体器件的器件区的沿线C2-C2’截取的截面图；图10A、图10B、图10C、图10D、图10E、图10F、图10G、图10H、图10I、图10J、图10K和图10L是图示了根据示例性实施例的制造半导体器件的方法的透视图。图11A至图11C是图示了根据示例性实施例的制造半导体器件的方法中的工艺的截面图；以及图12是包括根据示例性实施例的半导体器件的电子装置的框图。具体实施方式在下文中，将参照示出了各个示例性实施例的附图来更全面地描述本专利技术。然而，本专利技术可以以许多不同的形式实施，并且不应该被视为限于本文所陈述的示例性实施例。这些示例性实施例仅仅是示例，并且不要求本文提供细节的许多实施例和变型是可能的。还应该强调的是，本公开提供了替代示例的细节，但是替代方案的这些列举并不是详尽的。此外，各种示例性实施例之间的细节的任何一致性不应该被解释为要求这些细节——针对本文描述的每一个特征列出每一个可能的变化是行不通的。在确定本专利技术的要求时应该参照权利要求的语言。序数(诸如，“第一”、“第二”、“第三”等)可能仅仅用作某些元件、步骤等的用于彼此区分这些元件、步骤等的标签。在说明书中未使用“第一”、“第二”等来描述的术语在权利要求中仍然可以被称为“第一”或者“第二”。另外，通过特定序号(例如，特定权利要求中的“第一”)引用的术语在其它地方可以用不同的序号(例如，说明书或者另一权利要求中的“第二”)来描述。要理解，当一个元件被称为“连接”或者“耦合”至另一元件或者“在另一元件上”时，它可以直接连接或者耦合至该另一元件或者在该另一元件上，或者可以存在中间元件。相反，当元件被称为“直接连接”或者“直接耦合”至另一元件或者被称为“接触”另一元件或者“与另一元件接触”时，不存在中间元件。为了便于说明，本文中可能使用空间关系术语，诸如“在……之下”、“在……下面”、“下”、“在……之上”、“上”等，以描述位置关系，诸如，如图所示。要理解，除了在附图中所描绘的取向之外，空间关系术语还包括器件的不同取向。本文所使用的术语，诸如“相同”、“相等”、“平面”或者“共面”，包括近似同一性，包括可能例如因为制造工艺而发生的变化。术语“基本上”在本文中可以用于强调这种意思，除非上下文或者其它陈述另有说明。图1是根据示例实施例的半导体器件的截面图。如图1所示，半导体器件10可以包括：衬底11，所述衬底11具有有源区15；以及栅极结构30，所述栅极结构30设置在有源区15上。衬底11可以包括半导体材料(诸如，硅(Si)或者锗(Ge))、或者化合物半导体材料(诸如，硅锗(SiGe)、碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)或者磷化铟(InP))。在一些示例实施例中，衬底11可以具有绝缘体上硅(SOI)结构。衬底11可以包括阱区，该阱区掺杂有杂质以形成金属氧化物半导体(MOS)场效应晶体管。例如，衬底11可以包括用于形成p沟道金属氧化物半导体(PMOS)晶体管的n型阱。有源区15可以由器件隔离体50限定。例如，有源区15可以包括硅(Si)或者硅锗(SiGe)。栅极结构30可以包括相继设置在有源区15上的栅极绝缘层31和栅电极32。栅极绝缘层31可以包括氧化硅层、氮化硅层、氮氧化硅层和高k介电层中的至少一种。高k介电层可以包括介电常数比氧化硅层的介电常数大的绝缘材料。例如，高k介电层可以包括氧化铪、氮氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、铌酸铅锌及其组合中的至少一种，但是本示例性实施例并不限于此。栅电极32可以设置在栅极绝缘层31本文档来自技高网...

【技术保护点】
1.一种半导体器件，其包括：衬底，所述衬底具有有源区；栅极结构，所述栅极结构设置在所述有源区上；源/漏区，所述源/漏区分别形成在所述有源区的在所述栅极结构的两侧的部分内；金属硅化物层，每个所述金属硅化物层设置在相应的一个所述源/漏区的表面上并且具有单晶结构；以及接触栓，所述接触栓设置在所述源/漏区上，并且分别通过相应的所述金属硅化物层电连接至相应的所述源/漏区。

【技术特征摘要】
2016.11.09 KR 10-2016-01486841.一种半导体器件，其包括：衬底，所述衬底具有有源区；栅极结构，所述栅极结构设置在所述有源区上；源/漏区，所述源/漏区分别形成在所述有源区的在所述栅极结构的两侧的部分内；金属硅化物层，每个所述金属硅化物层设置在相应的一个所述源/漏区的表面上并且具有单晶结构；以及接触栓，所述接触栓设置在所述源/漏区上，并且分别通过相应的所述金属硅化物层电连接至相应的所述源/漏区。2.根据权利要求1所述的半导体器件，其中，所述金属硅化物层包括Ni1-xMxSi成分，其中0<x<1，M包括铂Pt、钛Ti、钌Ru、铑Rh、钴Co、铪Hf、钽Ta、铒Er、镱Yb和钨W中的至少一种。3.根据权利要求2所述的半导体器件，其中，所述金属硅化物层包括Ni1-xPtxSi成分，其中0.01<x<0.2。4.根据权利要求2所述的半导体器件，其中，所述金属硅化物层的单晶结构是正交晶系。5.根据权利要求1所述的半导体器件，其中，所述源/漏区由晶体硅锗SiGe形成，并且所述金属硅化物层由包括锗Ge的晶体组合物形成。6.根据权利要求1所述的半导体器件，其中，所述有源区具有在第一方向上延伸的鳍型有源区，所述栅极结构在基本上垂直于所述第一方向的第二方向上延伸以横跨所述鳍型有源区，并且所述源/漏区分别形成在所述鳍形有源区的在所述栅极结构的两侧的部分上。7.根据权利要求6所述的半导体器件，其中，所述源/漏区具有通过选择性外延生长而获得的凸起结构，并且所述金属硅化物层被设置为分别与对应的所述源/漏区的所述凸起结构的上表面接触。8.一种半导体器件，其包括：衬底，所述衬底具有第一器件区和第二器件区；第一沟道型晶体管，所述第一沟道型晶体管形成在所述第一器件区中；以及第二沟道型晶体管，所述第二沟道型晶体管形成在所述第二器件区中，其中，所述第一沟道型晶体管和所述第二沟道型晶体管中的每一个包括：鳍型有源区，所述鳍型有源区在第一方向上延伸；栅极线，所述栅极线在基本上垂直于所述第一方向的第二方向上延伸以横跨所述鳍型有源区；源/漏区，所述源/漏区分别形成在所述鳍型有源区的在所述栅极线的两侧的部分上；金属硅化物层，所述金属硅化物层形成在相应的所述源/漏区的表面上；以及接触栓，所述接触栓设置在所述源/漏区上，并且分别通过相应的所述金属硅化物层电连接至相应的所述源/漏区，其中，所述第一沟道型晶体管和所述第二沟道型晶体管中的至少一个的所述金属硅化物层是单晶层。9.根据权利要求8所述的半导体器件，其中，所述第一沟道型晶体管的所述金属硅化物层每个都是单晶层，并且所...

【专利技术属性】
技术研发人员：金真范，金傔，金锡勋，朴台镇，柳廷昊，李峭蒑，李炫姃，金善政，申东石，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR