硅片及硅单晶的制造方法技术

本发明专利技术提供一种硅片及硅单晶的制造方法，对使用ＣＺ法在Ｖ－多区域成为优势的条件下所培养的硅单晶棒进行切割得到镜面硅片，用粒子计数器计数粒子时，０．１μｍ尺寸以上的计数数目为１个／ｃｍ↑［２］以下。由此，提供一种使ＣＯＰ等缺陷的密度与尺寸更加减低，提高装置特性优良的高品质硅片的生产性，并减低成本的制造技术。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】
技术区域本专利技术涉及作为内存等半导体装置的基板所使用的高品质硅片及制作此硅片的单结晶及单结晶的制造方法。
技术介绍
第6图表示使用佐克拉斯基法(Czochralski method CZ法)的硅单晶拉制装置的一例。此硅单晶拉制装置，将填充硅熔液4的石英坩埚5、保护此石英坩埚5的石墨坩埚6、以围住该坩埚5、6的方式配置的加热器7、和隔热材8，配置于主室(main chamber)1内，在该主室1上部收容有所培养的单结晶3，连接有作为取出用的拉晶室2。使用这种制造装置培养单结晶3时，在石英坩埚5中将种结晶浸渍在硅熔液4之后，通过种选择，边使其回转轻轻地拉晶边使棒状的单结晶3生长。此外，坩埚5、6可向结晶生长方向升降，使坩埚上升，以补充在结晶生长中结晶化而减少的熔液的液面下降部分，由此，将熔液表面的高度保持为一定。另外，在主室1内部从设在拉晶室2上部的气体导入口10导入氩气等钝惰性气体，通过拉晶中的单结晶3与气体整流筒11之间，以及通过隔热构件12下部与熔液面之间，而从气体流出口9排出。由上述CZ法所制造的硅单晶大量使用于半导体装置。另一方面，半导体装置进展高集成化，元件越来越微细化，在尖端装置，作为设计规则使用0.13～0.18μm尺寸。当这种微细化的进展时，对于硅单晶的品质要求也升高，成为问题的结晶缺陷的尺寸也变小。若缺陷尺寸较设计规则为小时，由于没有跨越多个元件的缺陷，所以，可以确实地进行元件分离。又，由于小的缺陷容易消灭在装置制造工程中，所以，对于装置的不良影响较少。现在成为COP(Crystal Originated Particle一种结晶起因的缺陷，在SC1洗净后成为粒子被观察)所观察的结晶缺陷成为问题的尺寸被视为012μm以上。因此，尽量减低0.1μm以上尺寸的缺陷已成为重要的事。当说明这些缺陷时，首先，说明一般已知的关于决定被取入于硅单晶被叫做空隙(vacancy，以下有时略记为V)的空孔型的点缺陷，与被叫做原子间转移硅(interstitial-Si，以下有时略记为I)的格子间型硅缺陷为被取入的浓度因素。在硅单晶，所谓V-区域，为F/G比发生OSF的区域大的区域，Vacancy，即因硅原子的不足所发生的凹部，为具有很多孔穴的区域，所谓I-区域，为硅原子多余存在所发生的转移或多余硅原子块多的区域，并且，在V-区域与I-区域之间，具有原子不足或多余的中性区域(Neutral区域，以下有时略记为N-区域)。并且，所谓Grown-in缺陷(FPD、LSTD、COP等)，毕竟为V或I成过饱和状态时所发生者，即使有些许原子的偏移，若为饱和以下时，可以知道不会存在缺陷。此两点缺陷的浓度，可以由在CZ法的结晶拉晶速度(生长速度)与结晶中的固液界面附近的温度倾斜度G的关系决定。又，在V-区域与I-区域间的N-区域确认为存在有被叫做OSF(氧化感应积体缺陷，Oxidation Induced Stacking Fault)成环状发生的缺陷。将这些结晶生长起因的缺陷分类时，例如生长速度为0.6mm/min左右以上，比较高速时，被认为集聚空孔型的点缺陷的空隙起因的FPD、LSTD、COP等Grow-in缺陷为存在于结晶径向全域高密度地存在，使氧化膜特性劣化。存在有这些缺陷的区域，被叫做V-多区域。又，生长速度为0.6mm/min以下时，随着生长速度的降低，Intertitial变成优势上述OSF环为从结晶周边发生，在此环外侧被认为转移圈起因的L/D(Large Dislocation格子间转移圈的略记、LSEPD、LFPD等)的缺陷低密度存在，发生泄漏等重大不良。这些缺陷所存在的区域被叫做I-多区域。并且，因将生长速度成为0.4mm/min左右以下的低速时，OSF环为凝集于晶片中心而消灭，而全面变成I-多区域。作为可获得良好的缺陷特性的单结晶制造方法，具有例如控制点缺陷取入的日本专利特开平8-330316号公报所揭示的技术。虽然通常V-多区域为优势的生长条件下生长结晶，但是，属由此揭示技术并非任何点缺陷优势的中间区域的N-区域进行结晶生长。若依据此方法就可制造不具COP等的结晶。但是，结晶生长速度为0.5mm/min以下的通常的结晶的1mm/min左右比较显著地变慢，降低生产力，成本会偏高。并且，N-区域具有容易发生氧淀积的不均匀性的缺陷。此外，日本专利特开平11-116391号公报公开了使所取入的空孔型点缺陷不会大为生长就未显现的方法。在此技术中，凝集点缺陷，使缩短通过被视为生长为COP的1150～1080℃的温度带的时间，来减少COP缺陷。然而，在此揭示技术为0.10μm以上的粒子为10个/cm2以下左右，可谓尚未达到充分减低的状况。专利技术的公开本专利技术鉴于上述现有技术技术的问题，其主要目的提供一种制造方法，其特征为更加减低COP等缺陷的密度与尺寸，可充分应付近年的0.13～0.18μm的线宽的装置，提高装置特性优良的高品质硅片的生产性，减低成本。为了解决上述问题，本专利技术的硅片，将通过CZ法在V-多区域成为优势条件下培养的硅单晶棒进行切割而得到的镜面硅片，用粒子计数器计数粒子时，0.1μm尺寸以上的计数数目为1个/cm2以下。像这样，本专利技术的将在V-多区域成为优势条件下培养的硅单晶棒进行切割而得到的镜面硅片，该镜面硅片粒子的0.1μm尺寸以上的计数数目为1个/cm2以下，缺陷极微少，低缺陷密度，所以即使能够充分应付近年的装置的装置特性优良的高品质硅片，并且，因为是在V-多区域以高速生长，所以成本低。并且，此情形时，0.1μm尺寸以上的计数数目为0.1个/cm2以下者较佳。像这样，在本专利技术可提供，粒子0.1μm尺寸以上的计数数目为0.1个/cm2以下的超低缺陷密度。本专利技术的硅单晶的制造方法，其特征为使用佐克拉斯基法培养硅单晶时，设硅熔点到1400℃间的拉晶轴方向的结晶中心的温度倾斜度为G(K/mm)，从1150℃到1080℃的温度区域的长度为L(mm)，结晶生长速度为F(mm/min)时，使由此计算的从1150℃到1080℃温度区域的通过时间L/F(min)为0.28/(F/G-0.225)2min以下，且使F/G为0.22mm2/K·min以上加以培养。像这样规定F/G值与从1150℃到1080℃的温度区域通过时间培养时，就可减少形成COP缺陷的vacancy的导入总量，且因缩短通过时间可将COP缺陷尺寸抑制的很小，装置特性、氧化膜耐压特性的良品率也提升，可稳定高效率地制造缺陷整体为极低缺陷密度的硅单晶及晶片。此时，将1150℃到1080℃的温度区域的通过时间L/F定为40min以下，将F/G定为0.27mm2/K·min以下培养较佳。像这样做时，就可达成更安定的超低密度。又，在本专利技术的硅单晶的制造中，可掺杂氮。像这样，通过掺杂氮与未添加的情形比较就可使COP尺寸变成更小。此时，将欲掺杂的氮浓度成为1×1015个/cm3以下较佳。像这样，在氮浓度范围，不至于发生OSF，刻意掺杂氮就可再使COP缺陷尺寸有效缩小。并且，若依据本专利技术，就可提供达成由上述制造方法所培养的COP等缺陷密度与尺寸的更加减低的硅单晶，而且可提供从上述硅单晶切割的高品质的硅片。如以上所详细说明，若依据本专利技术的结晶生长条件，可将硅本文档来自技高网...

【技术保护点】
一种硅片，其使用佐克拉斯基法，将在Ｖ－多区域成为优势的条件下所培养的硅单晶棒切割而得到，其特征为： 使用粒子计数器计数粒子时，０．１０μｍ尺寸以上的计数数目为１个／ｃｍ↑［２］以下。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：星亮二，布施川泉，太田友彦，前田茂丸，
申请(专利权)人：信越半导体株式会社，
类型：发明
国别省市：JP[日本]