一种硅片间的混合键合方法技术

本发明专利技术公开了一种硅片间的混合键合方法，包括：提供两枚硅片衬底，在所述硅片衬底上采用常规铜后道工艺获得铜和介质的平坦化表面，采用刻蚀工艺去除铜图形结构表面的一部分铜，以形成一定量的铜凹陷，采用选择性沉积工艺在铜表面沉积一层键合金属，采用表面激活工艺对键合金属和介质进行表面激活，将两枚硅片相互对准并压在一起，获得介质键合，通过退火工艺获得金属键合；本发明专利技术在低温退火温度下就能获得充分的金属键合，进而可降低热膨胀失配导致的介质分层风险，有利于降低工艺集成难度，节约工艺时间，提高产品良率。

Mixed bonding method between silicon chips

The invention discloses a method, a kind of mixed bond between silicon wafer includes providing two silicon substrate in the silicon substrate by conventional copper after the process of copper and dielectric planarization surface, removing copper graphic structure part of the surface of copper by etching process to form a certain amount of copper sag. In the deposition of copper surface with a layer of bonding metal by selective deposition process, the surface activation process on bonding metal and dielectric surface activation, two pieces of silicon are aligned and pressed together, obtained by annealing medium bonding, obtain metal bonding; the invention can obtain the full metal bond in low temperature annealing temperature, which can reduce the thermal expansion of medium layered risk due to the mismatch, help to reduce the difficulty in integration process, save processing time, improve product yield.

【技术实现步骤摘要】

本专利技术涉及集成电路制造工艺
，更具体地，涉及一种采用混合键合方式的硅片间键合方法。
技术介绍
随着集成电路制造技术进入45nm及以下技术代，为了克服特征尺寸缩小所带来的技术问题，业界普遍采用了一些新技术，如应变硅工程、高介电常数介质/金属栅极、多重曝光技术等，而且进入16nm技术节点，传统的二维CMOS器件也转向了三维的FinFET器件。这些前沿技术的高投入和高风险将众多中小型集成电路制造商拒之门外，为了寻求生机，那些被淘汰出局的制造商们只能另寻出路，一场技术革命正在酝酿。三维集成电路已被公认为下一代半导体技术，其优势在于高性能、低功耗、小的物理尺寸、高的集成密度。如何实现垂直互连是三维集成的关键，其核心技术就是堆叠键合(StackedBonding)和硅通孔(TSV)。堆叠键合的制造方法一般有三种，即芯片间键合、芯片与硅片键合、硅片间键合。其中，芯片-芯片键合是目前采用最多的方法，并已被封装厂商用于大生产。虽然芯片-芯片键合的良率高，但划片和测试需要花费很多时间和资源，因此该方法的制造成本非常高。芯片-硅片键合技术，会先对良率偏低产品的硅片进行划片、检测，挑选出好的芯片，再键合到良率较高产品的硅片上，以此减少一部分工艺步骤，相对节约成本，这是封装厂的未来技术趋势。硅片-硅片键合则适用于高良率的同类产品间的集成，硅片-硅片键合可最大化生产效率、简化工艺流程、最小化成本，但如果硅片的良率不高或者不稳定，KGD(已知合格芯片)数量将受到限制，进而影响硅片-硅片键合的合格率，这是芯片制造商的主攻方向，能充分发挥出技术代落后的产能。从未来的大生产应用来考虑，硅片-硅片键合和芯片-硅片键合技术将成为三维集成的主流解决方案。硅片-硅片键合需要采用硅片级键合技术来实现硅片间的物理粘结，甚至直接获得硅片间的电连接。三维集成中的硅片级键合技术包括粘合键合、金属扩散键合、共熔键合、硅基直接键合和混合键合等。其中，混合键合是新兴技术，也是最具潜力的高良率、高可靠性的键合技术。混合键合(Hybridbonding)结合了金属-金属键合和介质-介质键合，在获得垂直金属互连的同时，采用介质粘合的辅助作用来增强3D堆叠芯片之间的物理机械性能。由于电互连和微孔隙介质填充同时进行，因此混合键合技术有效简化了3D工艺流程，并避免了特征尺寸减小带来的微孔隙填充技术挑战，可应用于高密度的硅片间键合工艺。对于集成密度要求高的硅片间键合工艺而言，混合键合需采用工艺集成难度较大的低温介质激活键合工艺来实现，且需采用SiO2、Si3N4等无机介质作为键合材料。其通过在铜后道工艺中完成常规的金属互连层工艺，最终停在最上一层铜互连层的CuCMP工艺，暴露出铜和SiO2介质，然后通过等离子体表面激活技术将表面介质激活；当两枚硅片相互接触时，表面介质在常温下就发生较强的物理键合；接着通过一步350-400℃和2小时的退火工艺将Cu-Cu键合在一起并形成电连接，以此获得金属和介质的共同键合。但因其最后一步退火工艺时间太长，严重影响了生产效率，且由于铜的热膨胀系数远大于SiO2介质，在铜结晶化的退火温度下，铜的体积会增大并有可能将周边已经键合的介质挤开而形成缺陷，甚至导致键合工艺失败。上述混合键合技术对CuCMP工艺有非常高的工艺控制要求，要求铜层的高度须低于介质层，且铜的凹陷量须在10nm以内，这给量产工艺控制带来了严峻挑战。
技术实现思路
本专利技术的目的在于克服现有技术存在的上述缺陷，提供一种硅片间的混合键合方法，通过降低金属退火温度，来减少出现介质分层的风险，进而降低工艺集成难度。为实现上述目的，本专利技术的技术方案如下：一种硅片间的混合键合方法，包括以下步骤：步骤S01，提供两枚硅片衬底，在所述硅片衬底上采用常规铜后道工艺获得铜和介质的平坦化表面；步骤S02，采用刻蚀工艺去除铜图形结构表面的一部分铜，以形成一定量的铜凹陷；步骤S03，采用选择性沉积工艺在铜表面沉积一层键合金属；步骤S04，采用表面激活工艺对键合金属和介质进行表面激活；步骤S05，将两枚硅片相互对准并压在一起，获得介质键合；步骤S06，通过退火工艺获得金属键合。优选地，步骤S01包括在硅片衬底表面沉积一层介质，采用光刻、刻蚀工艺获得Pad的沟槽图形，采用PVD工艺沉积阻挡层和籽晶层，采用ECP工艺填充铜，并采用CMP工艺获得铜和介质的平坦化表面。优选地，步骤S02包括采用湿法刻蚀工艺去除一部分铜。优选地，步骤S02包括先采用氧化工艺将铜的表面氧化，再采用湿法刻蚀工艺将氧化的铜去除。优选地，步骤S03采用化学镀工艺在铜表面沉积键合金属。优选地，所述键合金属为Sn或Au。优选地，步骤S03沉积键合金属后，其高度不高于介质的高度。优选地，步骤S04包括先采用等离子体轰击对键合金属和介质进行激活，再采用湿法清洗工艺进行表面清洗。优选地，步骤S05包括在常温常压下进行介质键合。优选地，步骤S06的退火工艺温度在200℃以内。从上述技术方案可以看出，本专利技术通过采用刻蚀工艺去除铜图形结构表面一部分的铜，再选择性沉积一层键合金属，利用键合金属拥有的更低结晶温度和更短退火工艺时间，在低温退火温度下就能获得充分的金属键合，进而降低了热膨胀失配导致的介质分层风险，有利于降低工艺集成难度，节约工艺时间，提高产品良率。附图说明图1是本专利技术的一种硅片间的混合键合方法流程图；图2-图7是本专利技术一较佳实施例中根据图1的方法进行两枚硅片间混合键合的工艺步骤示意图。具体实施方式下面结合附图，对本专利技术的具体实施方式作进一步的详细说明。需要说明的是，在下述的具体实施方式中，在详述本专利技术的实施方式时，为了清楚地表示本专利技术的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本专利技术的限定来加以理解。在以下本专利技术的具体实施方式中，请参阅图1，图1是本专利技术的一种硅片间的混合键合方法流程图；同时，请参阅图2-图7，图2-图7是本专利技术一较佳实施例中根据图1的方法进行两枚硅片间混合键合的工艺步骤示意图。如图1所示，本专利技术的一种硅片间的混合键合方法，包括以下步骤：步骤S01，提供两枚硅片衬底，在所述硅片衬底上采用常规铜后道工艺获得铜和介质的平坦化表面。请参阅图2。先分别在两枚硅片衬底(图略)表面沉积一层金属间介质(PMD)10，可采用纯二氧化硅、掺杂二氧化硅或Low-k介质材料。可根据不同技术要求来选择合适k值的介质，并可采用PECVD等技术来沉积介质。然后，可采用光刻工艺在介质表面定义出Pad(焊盘)图形区域。可根据不同集成密度要求来选择合适的光刻工艺，如65nm及以下技术代可采用193nm光刻技术。接着，采用刻蚀工艺获得Pad沟槽图形，可先采用干法刻蚀工艺把所需图形区域的介质刻蚀掉，再采用湿法清洗工艺去除残留物和光刻胶。接下来，可采用PVD工艺在沟槽内壁先后沉积阻挡层和籽晶层，这里一般先沉积一层极薄的Ta(N)阻挡层，再沉积一层连续的铜籽晶层。然后再采用ECP(电镀)工艺向沟槽图形中填充铜11，这里要将Pad结构填满铜，并提供足够厚的铜来保证后续的CMP工艺窗口，铜的厚度一般为0.8-1.6微米。最后，可采用标准的CuCMP工艺将表面的金属Cu全部磨掉，获得平坦化的铜和本文档来自技高网...

【技术保护点】
一种硅片间的混合键合方法，其特征在于，包括以下步骤：步骤S01，提供两枚硅片衬底，在所述硅片衬底上采用常规铜后道工艺获得铜和介质的平坦化表面；步骤S02，采用刻蚀工艺去除铜图形结构表面的一部分铜，以形成一定量的铜凹陷；步骤S03，采用选择性沉积工艺在铜表面沉积一层键合金属；步骤S04，采用表面激活工艺对键合金属和介质进行表面激活；步骤S05，将两枚硅片相互对准并压在一起，获得介质键合；步骤S06，通过退火工艺获得金属键合。

【技术特征摘要】
1.一种硅片间的混合键合方法，其特征在于，包括以下步骤：步骤S01，提供两枚硅片衬底，在所述硅片衬底上采用常规铜后道工艺获得铜和介质的平坦化表面；步骤S02，采用刻蚀工艺去除铜图形结构表面的一部分铜，以形成一定量的铜凹陷；步骤S03，采用选择性沉积工艺在铜表面沉积一层键合金属；步骤S04，采用表面激活工艺对键合金属和介质进行表面激活；步骤S05，将两枚硅片相互对准并压在一起，获得介质键合；步骤S06，通过退火工艺获得金属键合。2.根据权利要求1所述的硅片间的混合键合方法，其特征在于，步骤S01包括在硅片衬底表面沉积一层介质，采用光刻、刻蚀工艺获得Pad的沟槽图形，采用PVD工艺沉积阻挡层和籽晶层，采用ECP工艺填充铜，并采用CMP工艺获得铜和介质的平坦化表面。3.根据权利要求1所述的硅片间的混合键合方法，其特征在于，步骤S02包括采用湿法刻蚀工艺去除一部分铜。4.根据...

【专利技术属性】
技术研发人员：林宏，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：上海;31