线路布局以及线路布局的间隙壁自对准四重图案化的方法技术

本发明专利技术公开了一种线路布局以及线路布局的间隙壁自对准四重图案化的方法，该方法包括：形成i个核心层，每一核心层包括：主体层，沿着第一方向延伸，且具有第一端以及第二端；以及末端层，连接于主体层的第一端，且朝向第二方向凸出；形成第一间隙壁，于核心层的侧壁；移除核心层；以及形成2i个辅助图案，且i为1以上的整数，每一辅助图案沿着第一方向延伸，并间隔地排列于第一方向；其中，在对应于末端层的区域中，未与辅助图案重叠的部分呈现工字钢的形状，且工字钢是由与对应于主体层的区域邻接的第一区、未与对应于主体层的区域邻接的第二区以及连接第一区与第二区的第三区所构成。

【技术实现步骤摘要】

本专利技术是有关于一种线路布局以及线路布局方法，且特别是有关于一种间隙壁自对准四重图案化(spacerself-alignedquadruplepatterning，SAQP)工艺以及线路布局。
技术介绍
随着半导体元件的尺寸不断缩小，目前提出了使用具有13.5nm的短波长的极紫外光(extremeultraviolet，EUV)的曝光技术。然而，上述曝光技术却无法用于大量生产而且需要高昂的设备成本。因此，目前期待采用间隙壁自对准双重图案化(spacerself-aligneddoublepatterning，SADP)技术，以克服极紫外光的曝光技术所具有的问题。间隙壁自对准双重图案化是一种通过在第一掩模图案的侧壁上形成间隙壁，并在上述间隙壁之间形成第二掩模图案，最后将上述间隙壁移除的技术。通过自对准双重图案化，可以使所得到的线距缩小至一般的光刻刻蚀工艺的线距的一半。此外，目前在自对准双重图案化的基础上又提出了可以进一步缩小线距的间隙壁自对准四重图案化技术。间隙壁自对准四重图案化是进行两次自对准双重图案化的技术。然而，使用自对准四重图案化技术所制造的线路普遍会存在线路末端之间的间隔距离过小，从而导致这些线路之间的不当电性连接。为了解决上述问题，目前大多在间隙壁自对准四重图案化工艺中使用多次光刻刻蚀工艺。多次光刻刻蚀工艺虽然可以有效增加线路末端之间的间隔距离，却也增加了制造成本以及工艺的复杂度。r>基于上述，目前亟需一种能够在使用较少次数的光刻工艺的情况下，有效增加线路末端之间的间隔距离的工艺技术。
技术实现思路
本专利技术提供一种线路布局以及线路布局的间隙壁自对准四重图案化的方法，其能够在使用较少次数的光刻工艺的情况下，有效增加线路末端之间的间隔距离。本专利技术提供一种线路布局的间隙壁自对准四重图案化的方法，包括：形成i个核心层，每一核心层包括：主体层，沿着第一方向延伸，且具有第一端以及第二端；以及末端层，连接于上述主体层的上述第一端，且朝向第二方向凸出；形成第一间隙壁，于上述核心层的侧壁；移除上述核心层；以及形成2i个辅助图案，且i为1以上的整数，每一辅助图案沿着上述第一方向延伸，并间隔地排列于上述第一方向；其中，在对应于上述末端层的区域中，未与上述辅助图案重叠的部分呈现工字钢的形状，且上述工字钢是由与对应于上述主体层的区域邻接的第一区、未与对应于上述主体层的区域邻接的第二区以及连接上述第一区与上述第二区的第三区所构成。在本专利技术的一实施例中，自上述第二端朝向上述第一方向算起，上述第一区的面积随着上述第一区与上述第二端之间的距离增加而递增。在本专利技术的一实施例中，上述线路布局的间隙壁自对准四重图案化的方法更包括：形成叠层结构，上述叠层结构包括多个图案接收层；在上述叠层结构上形成上述核心层；以及在形成上述辅助图案之前，将上述第一间隙壁的图案转移至上述图案接收层中的一层或多层，以形成第一间隙壁图案层。在本专利技术的一实施例中，上述线路布局的间隙壁自对准四重图案化的方法更包括：形成第二间隙壁，于上述第一间隙壁图案层的侧壁以及上述辅助图案的侧壁；形成第三间隙壁以及第四间隙壁，于上述第二间隙壁的侧壁，上述第三间隙壁位于上述第四间隙壁之内；移除上述第二间隙壁以及上述辅助图案，以形成封闭回路；以及移除部分上述封闭回路，以使上述封闭回路在对应于上述辅助图案的区域以及对应于上述第二端的区域断开。在本专利技术的一实施例中，在移除部分上述封闭回路的步骤之前更包括：在形成上述第三间隙壁以及上述第四间隙壁之前，移除上述第一间隙壁图案层；以上述第二间隙壁以及上述辅助图案为掩模，对上述图案接收层中的一层或多层进行图案化，以形成图案化层；形成第二间隙壁图案层，于对应于上述第一间隙壁图案层的位置；以及移除上述第二间隙壁、上述辅助图案以及上述图案化层。在本专利技术的一实施例中，移除部分上述封闭回路的步骤包括：移除位于第一预定移除区以及第二预定移除区的部分上述第二间隙壁图案层、部分上述第三间隙壁以及部分上述第四间隙壁；其中上述第一预定移除区在上述第一方向上延伸，且涵盖部分对应于上述辅助图案的区域以及部分对应于上述末端层的区域，其中上述第一预定移除区不涵盖对应于上述主体层的区域；上述第二预定移除区涵盖对应于上述主体层的上述第二端的区域，其中上述第二预定移除区不涵盖对应于上述末端层的区域以及对应于上述辅助图案的区域。本专利技术又提供一种线路布局，包括：4i+1条线路，i为1以上的整数，每一线路包括：主体部，沿着第一方向延伸；以及连接部，连接于上述主体部，且沿着第二方向延伸；其中部分上述线路的上述主体部具有回路结构。在本专利技术的一实施例中，自每一线路的上述主体部的端点朝向上述第一方向算起，上述线路的第奇数条的上述主体部具有上述回路结构，其中上述线路的第1条不具有上述回路结构。在本专利技术的一实施例中，上述回路结构所围成的面积随着上述回路结构与每一线路的上述主体部的端点之间的距离增加而递增。在本专利技术的一实施例中，上述回路结构在上述第二方向上的长度随着上述回路结构与每一线路的上述主体部的端点之间的距离增加而递增，且在上述第一方向上的长度实质上固定。基于上述，本专利技术在对应于上述末端层的区域中形成辅助图案，并使对应于上述末端层的区域中未与上述辅助图案重叠的部分呈现工字钢的形状，藉此可在使用较少次数的光刻工艺的情况下，有效增加线路末端之间的间隔距离。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。附图说明图1A至图1M为依照本专利技术的一实施例所绘示的线路布局方法的流程的上视示意图。图2A至图2L分别为沿图1A至图1L的A-A线的剖面示意图。【符号说明】10：目标层12：氧化物层14：第一氮化硅层16：多晶硅层16a：图案化层18：第二氮化硅层20：有机材料层22：第三氮化硅层24：主体层24a：第一端24b：第二端26：末端层28：核心层30：第一间隙壁30a：间隙壁图案30b：第一间隙壁图案层32：辅助图案材料层34：辅助图案34a：第一区34b：第二区34c：第二区36：第二间隙壁40：第四间隙壁42：第二间隙壁图案层44：第三间隙壁45：封闭回路本文档来自技高网...

【技术保护点】
一种线路布局的间隙壁自对准四重图案化的方法，包括：形成i个核心层，每一核心层包括：一主体层，沿着一第一方向延伸，且具有一第一端以及一第二端；以及一末端层，连接于该主体层的该第一端，且朝向一第二方向凸出；形成一第一间隙壁，于这些核心层的侧壁；移除这些核心层；以及形成2i个辅助图案，且i为1以上的整数，每一辅助图案沿着该第一方向延伸，并间隔地排列于该第一方向；其中，在对应于该末端层的区域中，未与这些辅助图案重叠的部分呈现工字钢的形状，且该工字钢是由与对应于该主体层的区域邻接的一第一区、未与对应于该主体层的区域邻接的一第二区以及连接该第一区与该第二区的一第三区所构成。

【技术特征摘要】
1.一种线路布局的间隙壁自对准四重图案化的方法，包括：
形成i个核心层，每一核心层包括：
一主体层，沿着一第一方向延伸，且具有一第一端以及一第二端；
以及
一末端层，连接于该主体层的该第一端，且朝向一第二方向凸出；
形成一第一间隙壁，于这些核心层的侧壁；
移除这些核心层；以及
形成2i个辅助图案，且i为1以上的整数，每一辅助图案沿着该第一
方向延伸，并间隔地排列于该第一方向；
其中，在对应于该末端层的区域中，未与这些辅助图案重叠的部分呈
现工字钢的形状，且该工字钢是由与对应于该主体层的区域邻接的一第一
区、未与对应于该主体层的区域邻接的一第二区以及连接该第一区与该第
二区的一第三区所构成。
2.根据权利要求1所述的线路布局的间隙壁自对准四重图案化的方
法，其中自该第二端朝向该第一方向算起，该第一区的面积随着该第一区
与该第二端之间的距离增加而递增。
3.根据权利要求1所述的线路布局的间隙壁自对准四重图案化的方
法，其中更包括：
形成一叠层结构，该叠层结构包括多个图案接收层；
在该叠层结构上形成这些核心层；以及
在形成这些辅助图案之前，将该第一间隙壁的图案转移至这些图案接
收层中的一层或多层，以形成一第一间隙壁图案层。
4.根据权利要求3所述的线路布局的间隙壁自对准四重图案化的方
法，更包括：
形成一第二间隙壁，于该第一间隙壁图案层的侧壁以及这些辅助图案
的侧壁；
形成一第三间隙壁以及一第四间隙壁，于该第二间隙壁的侧壁，该第
三间隙壁位于该第四间隙壁之内；
移除该第二间隙壁以及这些辅助图案，以形成一封闭回路；以及
移除部分该封闭回路，以使该封闭回路在对应于这些辅助图案的区域
以及对应于该第二端的区域断开。
5.根据权利要求4所述的线路布局的间隙壁自对准四重图案化的方
法，其...

【专利技术属性】
技术研发人员：吴致远，刘光文，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71