基板结构及其制法制造技术

一种基板结构及其制法，包括：具有外表面及外露于该外表面的电性接触垫的基板本体、形成于该基板本体上并外露该电性接触垫的绝缘层、形成于该电性接触垫上的导电元件、以及形成于该绝缘层上的缓冲层，以令该缓冲层包围该导电元件，并使该导电元件端部凸出该缓冲层，故于经高温作业时，该缓冲层可分散因热所产生的应力集中于该导电元件，避免该导电元件出现破裂的情形。

【技术实现步骤摘要】
基板结构及其制法
本专利技术有关一种半导体制程，尤指一种应用于半导体封装的基板结构及其制法。
技术介绍
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前应用于芯片封装领域的技术繁多，例如芯片尺寸构装(ChipScalePackage，简称CSP)、芯片直接贴附封装(DirectChipAttached，简称DCA)或多芯片模组封装(Multi-ChipModule，简称MCM)等覆晶型态的封装模组、或将芯片立体堆叠化整合为三维积体电路(3DIC)芯片堆叠技术等。图1为现有三维积体电路芯片堆叠的半导体封装件1的剖面示意图。如图所示，提供一硅中介板(ThroughSiliconinterposer，简称TSI)10，该硅中介板10具有相对的置晶侧10b与转接侧10a、及连通该置晶侧10b与转接侧10a的多个导电硅穿孔(Through-siliconvia，简称TSV)100，且该置晶侧10b上具有一线路重布结构(Redistributionlayer，简称RDL)11，以供间距较小的半导体芯片6的电极垫60通过多个焊锡凸块61电性结合至该线路重布结构11上，再以底胶62包覆该些焊锡凸块61，且于该导电硅穿孔100上通过多个如焊料凸块的导电元件17电性结合间距较大的封装基板7的焊垫70，之后形成封装胶体8于该封装基板7上，以包覆该半导体芯片6及硅中介板10。然而，现有硅中介板10或封装基板7中，当经过高温作业时，例如回焊该导电元件17，此时因热所产生的残留应力会集中在该些导电元件17中，如图1所示的应力集中处k，使得该些导电元件17出现破裂(crack)的情形，甚至断裂延伸至其所结合的线路(如该封装基板7的线路或导电硅穿孔100、等)，因而降低该半导体封装件1的信赖性及产品的良率。此外，相同问题也可能发生于该半导体芯片6与该线路重布结构11之间的焊锡凸块61上，致使该焊锡凸块61与该线路重布结构11之间出现破裂的情形，如图1所示的应力集中处k，甚至断裂延伸至其所结合的线路(如线路重布结构11或半导体芯片6的电极垫60等)，因而降低该半导体封装件1的信赖性及产品的良率。因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
技术实现思路
鉴于上述现有技术的种种缺失，本专利技术提供一种基板结构及其制法，以避免导电元件出现破裂的情形。本专利技术的基板结构，包括：基板本体，其具有一外表面及至少一外露于该外表面的电性接触垫；绝缘层，其形成于该基板本体的全部外表面上，并使该电性接触垫外露于该绝缘层；导电元件，其形成于该电性接触垫上；以及缓冲层，其形成于该绝缘层上，以包围该导电元件周围，并使该导电元件端部凸出该缓冲层。本专利技术亦提供一种基板结构的制法，包括：提供一基板本体，其具有一外表面及至少一外露于该外表面的电性接触垫；形成绝缘层于该基板本体的全部外表面上，并使该电性接触垫外露于该绝缘层；形成导电元件于该电性接触垫上；以及形成缓冲层于该绝缘层上，以令该缓冲层包围该导电元件周围，并使该导电元件端部凸出该缓冲层。前述的基板结构及其制法中，于形成该导电元件之前，还包括形成导电柱于该电性接触垫上，以令该电性接触垫通过该导电柱结合该导电元件。例如，该导电柱的端部为连接垫，以结合该导电元件。前述的基板结构及其制法中，还包括形成于该绝缘层的部分表面上或于该缓冲层的部分表面上的绝缘保护层。前述的基板结构及其制法中，还包括形成金属层于该导电元件与该电性接触垫之间。前述的基板结构及其制法中，该绝缘层的材质与缓冲层的材质为不相同。由上可知，本专利技术的基板结构及其制法中，主要通过该缓冲层包围该导电元件，以于经过如回焊制程等高温作业时，该缓冲层可分散因热所产生的应力集中于该导电元件，且提供缓冲效果以抑制该应力，故相较于现有技术，本专利技术的基板结构能避免该导电元件出现破裂的情形，进而提高该基板结构的信赖性及产品的良率。附图说明图1为现有半导体封装件的剖面示意图；图2A及图2B为本专利技术的基板结构的第一实施例的制法的剖面示意图；图2C为图2B的另一实施例；图3A为本专利技术的基板结构的第二实施例的制法的剖面示意图；图3B及图3C为图3A的不同实施例；以及图4为本专利技术的基板结构的第三实施例的制法的剖面示意图。符号说明：1半导体封装件10硅中介板10a转接侧10b置晶侧100导电硅穿孔11线路重布结构2,3,4基板结构20,40基板本体20a,40a,40b外表面200电性接触垫21,21a,21b绝缘层210开孔22缓冲层26金属层17,27,37导电元件33导电柱330连接垫35绝缘保护层350开口6半导体芯片60电极垫61焊锡凸块62底胶7封装基板70焊垫8封装胶体k应力集中处。具体实施方式以下通过特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其他优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本专利技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当亦视为本专利技术可实施的范畴。图2A至图2B为本专利技术的基板结构2的制法的第一实施例的剖面示意图。如图2A所示，提供一基板本体20，其具有一外表面20a及至少一外露于该外表面20a的电性接触垫200。接着，形成至少一绝缘层21于该基板本体20的全部的外表面20a上，并使该电性接触垫200外露于该绝缘层21。之后，形成一导电元件27于外露的该电性接触垫200上。于本实施例中，该基板本体20为绝缘板、金属板、或如晶圆、芯片、硅中介板、硅材、玻璃等的半导体板材。该基板本体20具有线路结构，其包含有介电层与设于该介电层上的线路层，如扇出(fanout)型重布线路层(redistributionlayer，简称RDL)，且形成该线路层的材质为铜，而形成该介电层的材质为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材。具体地，该基板本体20的最外侧的线路层具有该电性接触垫200。此外，该绝缘层21依序形成于该基板本体20的全部的外表面20a上并形成有共同外露该电性接触垫200的开孔210。例如，该绝缘层21的材质可为氧化层或氮化层，如氧化硅(SiO2)或氮化硅(SixNy)。应可理解地，于该基板本体20的全部的外表面20a上亦可形成多层绝缘层21a,21b，且该些绝缘层21a,21b的材质可相同或不相同。又，该基板本体20的外表面20a作为结合芯片的置晶侧，且该导电元件27为如金属凸块(铜凸块)或焊锡凸块的导电凸块，如微凸块(μ-bump)规格。另外，于该导电元件27与该电性接触垫200之间可形成有一金属层26。具体地，该金属层26形成于该开孔210中的电性接触垫200上，且延伸至该绝缘层本文档来自技高网...

【技术保护点】
一种基板结构，其特征为，该基板结构包括：基板本体，其具有一外表面及至少一外露于该外表面的电性接触垫；绝缘层，其形成于该基板本体的全部外表面上，并使该电性接触垫外露于该绝缘层；导电元件，其形成于该电性接触垫上；以及缓冲层，其形成于该绝缘层上，以包围该导电元件周围，并使该导电元件端部凸出该缓冲层。

【技术特征摘要】
2016.11.28 TW 1051390771.一种基板结构，其特征为，该基板结构包括：基板本体，其具有一外表面及至少一外露于该外表面的电性接触垫；绝缘层，其形成于该基板本体的全部外表面上，并使该电性接触垫外露于该绝缘层；导电元件，其形成于该电性接触垫上；以及缓冲层，其形成于该绝缘层上，以包围该导电元件周围，并使该导电元件端部凸出该缓冲层。2.如权利要求1所述的基板结构，其特征为，该电性接触垫通过导电柱结合该导电元件。3.如权利要求2所述的基板结构，其特征为，该导电柱的端部为连接垫，以供结合该导电元件。4.如权利要求1所述的基板结构，其特征为，该基板结构还包括形成于该绝缘层的部分表面上或于该缓冲层的部分表面上的绝缘保护层。5.如权利要求1所述的基板结构，其特征为，该基板结构还包括形成于该导电元件与该电性接触垫之间的金属层。6.如权利要求1所述的基板结构，其特征为，该绝缘层的材质与缓冲层的材质为不相同。7...

【专利技术属性】
技术研发人员：张宏宪，梁芳瑜，曾文聪，赖顗喆，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾,71