低温沉积金属的方法技术

本发明专利技术是有关于一种低温在基材上沉积金属薄膜的方法，适用于金属／绝缘体／金属（ＭＩＭ）电容元件的制程中。利用小于２７０℃的沉积温度在基材上沉积金属薄膜，使该金属薄膜具有较佳的均匀性，并且可避免金属薄膜的晶粒形成结块，提高电容元件或是其他设有该金属薄膜的元件的运作完整性。此外本发明专利技术的金属薄膜可改善内在的崩溃电压。

【技术实现步骤摘要】

本专利技术是有关于一种在基材上沉积金属层的方法，例如在基材上形成金属/绝缘体/金属(Metal-insulator-metal，MIM)的电容元件，且特别是有关于一种低温在基材上沉积铜铝薄膜，以提高金属薄膜的品质并使金属薄膜的厚度更为均匀。
技术介绍
半导体集成电路的制程中，金属导线用于连接多个位于半导体晶圆上的电路元件。在半导体晶圆上沉积金属导线图案的制程主要包括下列步骤在硅基材上沉积导电层，接着利用标准的微影技术形成光阻层或是钛氧化物或氧化硅的罩幕，以形成所需要的金属导电线路图案。然后对硅基材进行蚀刻制程，以移除没有被罩幕覆盖的导电层，而留下被覆盖的导电线图案的金属层。最后利用反应式电浆蚀刻法以及氯气移除罩幕层，以曝露出金属导线的上表面。传统的制程方法在晶圆基材上依序地交替沉积数层的导电层以及绝缘材质，以于在绝缘层中蚀刻形成介层窗以及开口，并且将铝金属、钨或是其他的金属材质填入介层窗以及开口，以使位于晶圆上不同位置的导电层形成电性连接。在半导体产业的制程中，由于持续地使集成电路的密度提高，因而需要缩小电路的尺寸。为达成上述的目的，必须缩减电路的横向以及纵向的特征尺寸，其中当缩减纵向的特征尺寸时，在某种程度上必须藉由缩小相对应于横向特征尺寸的方式来降低晶圆上的闸氧化层的厚度。当习知技术中仍然在晶圆上采用较厚的闸氧化层时，例如为了维持晶圆上的电路元件与在标准电压操作的封装集成电路两者之间的操作电压的相容性，使得超薄闸氧化层在半导体制程的小型化/快速化的制程技术中更显现出其重要性。在制造微小化的集成电路(ICs)的应用领域中持续发展出各种制程技术，主要包括多层内连线的制造方法，或是在基材上形成个别的导电层，并且将基材上的各个元件以及电路元件连接至集成电路。基材上内连线层与电路元件之间的电气连接结构使用介层窗连接结构，该连接结构是为介于内连线层的导体材质与基材之间的柱塞或是插塞的垂直连接结构。传统上，集成电路(ICs)在基材上设有五层或是更多层的内连线层。不久之前，仍然无法以习知技术制造出具有一层以上的内连线层的集成电路。主要是因为多重材质层造成的结构变化，使微影制程的对焦深度遭遇极大的问题，而无法在一内连线层上继续形成另一内连线层。然而，随着半导体制程的平坦化技术的发展，例如使用化学机械研磨法(CMP)，已经成功地使每一内连线层的高度或是结构的变异更为平顺。由于内连线层的结构更加平顺、平坦，而可重复使用微影制程来形成更多习知技术中无法形成的多重内连线层。虽然多重内连线不一定在基材占据额外的表面积，但却占用集成电路的体积。由于表面积及体积是制造集成电路必须审慎考虑的问题，所以内连线层之间有效的空间利用性将是主要的课题。传统上，内连线层之间的空间使用一绝缘材质，此绝缘材质称为内介电层(ILD)或是内金属介电层(IMD)，以隔离内连线层的各个导体所传送的电气讯号，以避免互相干扰，或是与底部基材中的电路元件形成隔离。一种习知的方法是在使用IMD绝缘材质隔离的内连线层之间使用多个电容元件，且这些电容元件亦为集成电路元件的一部分。而电容元件设置于集成电路的第一层中，其中集成电路位于其他电晶体结构的边缘的基材上，所以这些电晶体使用的材质与其他电路元件的材质相同，例如使用多晶硅材质。由这些材质所组成的电容元件一般称为多重平板(Poly-plate)电容元件。由于内连线层的导体为金属材质，所以内连线层之间的电容元件以使用MIM结构为较佳，以便于进行制程处理步骤以及提高效能。MIM电容元件设有位于内连线层的金属导体的金属平板。因为内连线层的导体需要使用到金属结构，所以电容元件的金属平板大致是同时形成，而不需要额外的制程步骤以及制造成本。在许多的半导体技术中，MIM电容元件非常值得采用。举例来说，MIM电容元件可用于射频元件、类比IC、高功率微处理器单元以及DRAM晶胞。位于基材与沉积于基材上的基底介电层两者之间的接面的对准标记对于半导体制程而言相当重要，因为不透光的金属层以及沉积数层透明的IMD材质层将使对准标记模糊不易辨识。因此在MIM电容元件的制程中，经常需要切割金属层以及干扰的介电层或是MIM电容的材质层，到达位于基材上透明的基底介电层，以曝露出对准标记。图1绘示于晶圆基材100上形成的MIM电容元件200及相关结构的剖视图。在形成MIM电容200之前，在基材100上沉积金属线路(120、121)，接着在基材100以及金属线路(120、121)上沉积一基底介电层110。然后在基底介电层110上依序沉积下层金属层160、内金属介电层(IMD)170以及上层金属层180。随后在基底介电层110以及电容200的上层金属层180上沉积一上介电层210，并且在上介电层210上沉积金属线路(250、251)。导电介层窗150延伸穿透基底介电层110，并且在金属线路121以及电容200的下层金属层160的形成电性连接。导电介层窗230延伸穿透上介电层210，用以形成金属线路250以及电容200的上层金属层180之间的电性连接。导电介层窗240延伸穿透上介电层210以及基底介电层110，并且在金属线路(120、251)形成电性连接。传统上，下层金属层160以及上层金属层180是为厚度小于2000埃的铜铝薄膜，或是进一步在薄膜上沉积氮化钛或是氮化钽的材质。为了增加电容200的电磁特性，可利用物理气相沉积(PVD)的金属溅镀法在基底介电层110上沉积下层金属层160以及在IMD层170上沉积上层金属层180，且金属溅镀是在较高的温度(大于270℃)进行，但是在此较高的温度环境下，不易控制上、下层金属层(160、180)的厚度的均匀性。而且较高的沉积温度将使金属层中产生过多的铜铝晶粒结块(Agglomeration)，以及使金属层的上表面过度粗糙化。因此需要提供一种低温的沉积方法来形成金属层，特别是需要有关于形成MIM电容元件的铜铝层的方法。由此可见，上述现有的沉积金属的方法在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决沉积金属的方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的，便成了当前业界极需改进的目标。有鉴于上述现有的沉积金属的方法存在的缺陷，本专利技术人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的，能够改进一般现有的沉积金属的方法，使其更具有实用性。经过不断的研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本专利技术。
技术实现思路
本专利技术的目的在于，克服现有的沉积金属的方法存在的缺陷，而提供一种新的，所要解决的技术问题是使其可以在基材上沉积具有均匀厚度的金属层，从而更加适于实用。本专利技术的另一目的在于，提供一种，所要解决的技术问题是使其可以避免进行沉积时在金属层中形成晶粒结块，从而更加适于实用。本专利技术的再一目的在于，提供一种，所要解决的技术问题是使其可以改善内在的崩溃电压，从而更加适于实用。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种在基材上沉积金属的方法，其至少本文档来自技高网...

【技术保护点】
一种在基材上沉积金属的方法，其特征在于其至少包括下列步骤：提供一基材；以及使用低于２７０℃的沉积温度在该基材上沉积厚度小于２０００埃的一金属层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：张志福，陈彦秀，林鸿仁，金明铸，苏庆煌，黄智睦，张沄，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]