字线使能脉冲产生电路制造技术

一种字线使能脉冲产生电路，应用于一静态随机存取存储器(SRAM)。该电路包括：延迟单元接收使能信号以提供中间信号。第一反相器接收中间信号以向SRAM的多个字线驱动器提供字线使能脉冲信号。延迟单元包括耦接于第一反相器的输入端与第一电源之间的第一晶体管；耦接于第一反相器的输入端与第二电源(不同于第一电源)之间的电阻；以及耦接于第一反相器的输入端与电阻之间的第二晶体管。第一晶体管和第二晶体管建构第二反相器。字线使能脉冲信号的一特定信号边缘是从使能信号的特定信号边缘延迟一延迟时间，而延迟时间对应电阻的电阻值。

【技术实现步骤摘要】
字线使能脉冲产生电路
本公开实施例涉及静态随机存取存储器，特别涉及具备字线使能脉冲产生电路的静态随机存取存储器。
技术介绍
静态随机存取存储器广泛地应用于集成电路中。此外，静态随机存取存储器运用于需要高速、低功率消耗以及简单操作的电子应用中。嵌入式静态随机存取存储器在高速通信、影像处理以及系统单晶片(system-on-chip(SOC))的应用中特别地受到欢迎。静态随机存取存储器具有保存数据且不需要更新(refresh)的技术特征。静态随机存取存储器包括多个位元单元(bitcell)，上述位元单元被设置于多行以及多列，藉以构成一阵列。每一个位元单元包括多个晶体管，上述晶体管耦接多位元线以及多字线，且上述位元线与上述字线用于读取与写入数据的一位元至上述存储器单元。单埠静态随机存取存储器使能数据的单一位元，使上述数据的单一位元可在一特定时间被写入一位元单元，或从上述位元单元被读取。相对地，多埠静态随机存取存储器在大约相同的时间，使多读取或多写入动作发生。
技术实现思路
本公开实施例提供一种字线使能脉冲产生电路，应用于一静态随机存取存储器，包括：一延迟单元，接收一使能信号以提供一中间信号；以及一第一反相器，接收该中间信号以提供一字线使能脉冲信号至该静态随机存取存储器的多个字线驱动器。该延迟单元包括：一第一晶体管，耦接于该第一反相器的一输入端与一第一电源之间，且具备一栅极以接收该使能信号；一电阻，耦接于该第一反相器的该输入端与一第二电源之间，且该第二电源不同于该第一电源；以及一第二晶体管，耦接于该第一反相器的该输入端与该电阻之间。该第一晶体管与该第二晶体管建构一第二反相器，且该字线使能脉冲信号的一特定信号边缘是从该使能信号的特定信号边缘延迟一延迟时间，而该延迟时间对应该电阻的一电阻值。本公开实施例提供一种静态随机存取存储器，包括：一存储器阵列，包括多个存储器单元；一字线驱动电路，耦接该存储器阵列(其中该字线驱动电路包括：多个字线驱动器，每一个上述字线驱动器响应于一字线使能脉冲信号，提供对应一预先解码位址的一个别的字线信号至该存储器阵列)；以及一字线使能脉冲产生电路，依据一使能信号，通过一第一线路提供该字线使能脉冲信号至所述字线驱动器。该字线使能脉冲信号的一特定信号边缘是从该使能信号的特定信号边缘延迟一延迟时间，且该延迟时间对应该字线使能脉冲产生电路的一电阻。该延迟时间是依据所述字线驱动器的数量来决定，且该电阻是通过与该第一线路平行的一第二线路所构成。本公开实施例提供一种调整一静态随机存取存储器的字线使能时间的方法，该方法包括：依据该静态随机存取存储器的存储器尺寸，获得通过多个存储器单元所构成的一存储器阵列；依据该存储器阵列，获得该静态随机存取存储器的一电路配置，其中该静态随机存取存储器的该电路配置包括一字线驱动电路以及与该字线驱动电路相邻的该存储器阵列，该字线驱动电路包括多个字线驱动器，且所述字线驱动器被平行地配置；在该静态随机存取存储器的该电路配置中设置一字线使能脉冲产生电路，其中该字线使能脉冲产生电路被配置以依据一使能信号，提供一字线使能脉冲信号至该字线驱动电路的所述字线驱动器。该字线使能脉冲产生电路包括：一延迟单元，接收该使能信号以提供一中间信号；以及一第一反相器，接收该中间信号以提供该字线使能脉冲信号。该延迟单元包括：一第一晶体管，耦接于该第一反相器的一输入端与一第一节点之间，且具备一栅极以接收该使能信号；一电阻，耦接于该第一反相器的该输入端与一第二节点之间；以及一第二晶体管，耦接于该第一反相器的该输入端与该电阻之间，其中该第一晶体管与该第二晶体管建构一第二反相器。上述调整静态随机存取存储器的字线使能时间的方法还包括执行一金属编辑程序以建构跨越该静态随机存取存储器的该电路配置的所述字线驱动器的一部分的一高电阻值线路，其中该延迟单元的该电阻是由该高电阻值线路所构成。该字线使能脉冲信号的一特定信号边缘是从该使能信号的特定信号边缘延迟一延迟时间，且该延迟时间对应该电阻的一电阻值。附图说明根据以下的详细说明并配合说明书附图做完整公开。应注意的是，根据本产业的一般作业，图示并未必按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。图1是依据本公开实施例的静态随机存取存储器的示意图；图2是依据本公开实施例的图1的静态随机存取存储器中字线信号与位元线预先充电信号BLPCH的波形示意图；图3是依据本公开实施例的字线使能脉冲产生电路的示意图；图4A是依据本公开实施例的静态随机存取存储器的电路配置示意图；图4B是依据本公开实施例的图4A的字线使能脉冲产生电路的示范性电路的示意图；图5是依据本公开实施例的用于小尺寸与大尺寸的静态随机存取存储器的字线使能脉冲信号的波形示意图；图6是依据本公开实施例的字线使能脉冲产生电路的示意图；图7是描绘依据本公开实施例的调整静态随机存取存储器的字线使能时间的方法；图8是依据本公开实施例的电脑系统的示意图。附图标记说明：100～静态随机存取存储器110～存储器阵列120～字线驱动电路130～控制电路140～输入/输出电路150～字线使能脉冲产生电路170～存取电路WL～字线信号BL～位元线信号DAT～数据ADDR1、ADDR2～预先解码位址BLPCH～位元线预先充电信号CKP～字线使能脉冲信号P1～无效相位P2～有效相位t1、t3～下降缘t2、t4～上升缘VDD～供应电源DLY1～延迟单元EN～使能信号ENb～中间信号n1-n3～节点M1-M4～晶体管VSS～电源R～电阻330～电阻单元400～静态随机存取存储器410～电路配置430[0]-430[m]～字线驱动器WL[0]-WL[m]～字线信号ADDR1[0]-ADDR1[m]～位址信号435[0]-435[m]～接点NAND1～反及闸INV1-INV3～反相器450～字线使能脉冲产生电路460～延迟单元470、480、485～线路Delay1～第一延迟时间Delay2～第二延迟时间DLY2～延迟单元n4-n6～节点600～字线使能脉冲产生电路630～电阻单元S710-S750～步骤800～电脑系统810～电脑820～显示装置830～使用者输入接口840～处理器850～存储器860～储存装置具体实施方式以下的公开内容提供许多不同的实施例或范例以实施本公开的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。在一些实施例中，若是本说明书叙述了一第一特征形成于一第二特征之上或上方，即表示其可能包含上述第一特征与上述第二特征是直接接触的实施例，亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与第二特征可能未直接接触的实施例。另外，以下公开书不同范例可能重复使用相同的参考符号及/或标记。这些重复为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。一些实施例的变化将被描述。在各个附图和说明性实施例中，相同的符号标记用于表示相同的元件。应当理解，在已公开的方法之前、之中及/或之后可提供附加操作，且一些已描述的操作内容可在上述方法的其他实施例中被置换或删除。图1是描绘依据本公开实施例的一静态随机存取存储器100。静本文档来自技高网...

【技术保护点】
一种字线使能脉冲产生电路，应用于一静态随机存取存储器，包括：一延迟单元，接收一使能信号以提供一中间信号；以及一第一反相器，接收该中间信号以提供一字线使能脉冲信号至该静态随机存取存储器的多个字线驱动器；其中，该延迟单元包括：一第一晶体管，耦接于该第一反相器的一输入端与一第一电源之间，且具备一栅极以接收该使能信号；一电阻，耦接于该第一反相器的该输入端与一第二电源之间，且该第二电源不同于该第一电源；以及一第二晶体管，耦接于该第一反相器的该输入端与该电阻之间；其中，该第一晶体管与该第二晶体管建构一第二反相器，且该字线使能脉冲信号的一特定信号边缘是从该使能信号的特定信号边缘延迟一延迟时间，且该延迟时间对应该电阻的一电阻值。

【技术特征摘要】
2016.11.01 US 15/340,8791.一种字线使能脉冲产生电路，应用于一静态随机存取存储器，包括：一延迟单元，接收一使能信号以提供一中间信号；以及一第一反相器，接收该中间信号以提供一字线使能脉冲信号至该静态随机存取存储器的多个字线驱动器；其中，该延迟单元包括：一第一晶体管，耦接于该第一反相器的一输...

【专利技术属性】
技术研发人员：洪显星，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71