本发明专利技术公开了直流电压产生电路及其脉冲产生电路。该脉冲产生电路，用来在一输出端产生一脉冲信号，该脉冲产生电路包含：一P型场效晶体管，其源极耦接一第一参考电压电平，其漏极耦接该输出端，其栅极接收一第一栅极控制信号；一N型场效晶体管，其源极耦接一第二参考电压电平，其漏极耦接该输出端，其栅极接收一第二栅极控制信号；以及一逻辑电路，用来依据一控制信号和一第一延迟信号产生该第一栅极控制信号以及依据该控制信号和一第二延迟信号产生该第二栅极控制信号；其中该第一延迟信号与该第二栅极控制信号和该控制信号相关，以及该第二延迟信号与该第一栅极控制信号和该控制信号相关。
【技术实现步骤摘要】
本专利技术涉及直流电压产生电路及其脉冲产生电路，具体涉及能够避免短路电流(short current)的直流电压产生电路及其脉冲产生电路。
技术介绍
请参阅图1,其是公知开关稳压器(switching regulator)的电路图。开关稳压器100包含串接于直流电压电平Vcc与地之间的P型场效晶体管110和N型场效晶体管120。P型场效晶体管110的源极耦接至该直流电压电平Vcc，漏极耦接至节点LX，N型场效晶体管120的源极耦接至地，漏极耦接至节点LX。P型场效晶体管110的开关状态由栅极控制信号PG控制，当栅极控制信号PG为低电平时P型场效晶体管110导通，反之则不导通。N型场效晶体管120的开关状态由栅极控制信号NG控制，当栅极控制信号NG为高电平时N型场效晶体管120导通，反之则不导通。栅极控制信号PG和NG分别经过延迟单元132和142后形成延迟信号H)和ND。延迟信号ND经过非门134 (NOT Gate)反相后与控制信号CTRL —起输入与非门(NAND Gate) 136，与非门136的输出即为栅极控制信号PG ;类似的，延迟信号H)经过非门144反相后与控制信号CTRL —起输入或非门(NOR Gate) 146，或非门146的输出即为栅极控制信号NG。请参阅图2，其是公知开关稳压器100的控制信号和延迟信号的时序图。当控制信号CTRL由低电平转换至高电平时(欲开启P型场效晶体管110)，栅极控制信号NG立即由高电平转换至低电平，也就是立即将N型场效晶体管120关闭，以避免P型场效晶体管110与N型场效晶体管120同时导通。经过一个延迟时间Td后，延迟信号ND由高电平转换至低电平，此时由于控制信号ND的反相信号和控制信号CTRL皆为高电平，所以经由与非门136输出的栅极控制信号PG转换为低电平，代表N型场效晶体管120关闭，经延迟时间Td后，P型场效晶体管110才开启。再经过同样的延迟时间Td后，延迟信号H)由高电平转换为低电平，反应出P型场效晶体管110为开启的状态。控制信号CTRL经过致能时间Ton后由高电平转换为低电平(欲开启N型场效晶体管120)，此时栅极控制信号PG立即由低电平转换为高电平，也就是立即将P型场效晶体管110关闭，以避免P型场效晶体管110与N型场效晶体管120同时导通。经过延迟时间Td后，延迟信号ro由低电平转换为高电平，此时由于延迟信号ro的反相信号和控制信号CTRL皆为低电平，所以经由或非门146输出的栅极控制信号NG转换为高电平，代表P型场效晶体管110关闭，经延迟时间Td后，N型场效晶体管120才开启。再经过同样的延迟时间Td后，延迟信号ND由低电平转换为高电平，反应出N型场效晶体管120为开启的状态。如此通过调整控制信号CTRL的工作周期便可以在节点LX产生连续的脉冲信号，脉冲信号经由电感152和电容154所组成的低通滤波电路150后，在输出端OUT产生直流电压。图1所示的电路图的特点在于，栅极控制信号PG和NG分别经延迟后反馈给N型场效晶体管120和P型场效晶体管110，使栅极控制信号PG为低电平时栅极控制信号NG不为高电平，来避免P型场效晶体管110与N型场效晶体管120同时导通时所造成的短路电流，因此这种电路便称为反馈延迟控制(feedback delay control)电路。然而此电路有一个缺点，就是当控制信号CTRL的致能时间Ton大于延迟时间Td但小于两倍的延迟时间Td时，即Td〈Ton〈2Td，P型场效晶体管110和N型场效晶体管120有机会同时导通，而造成短路电流。请参阅图3，其是公知开关稳压器100的控制信号与延迟信号的另一时序图。如图所示，当栅极控制信号PG由高电平转换至低电平(此时P型场效晶体管110开启)，经过延迟时间Td后，延迟信号ro才会反应出P型场效晶体管110的开启状态，若在此延迟时间Td内控制信号CTRL由高电平切换至低电平(欲开启N型场效晶体管120)，虽然此时栅极控制信号PG立即由低电平转换至高电平，也就是立即将P型场效晶体管110关闭，但因为延迟信号ro此时仍处于高电平，所以栅极控制信号NG立即由低电平转换至高电平，造成栅极控制信号PG和NG同时转换电平，如图3中虚线圈选处所示，此时因为电路组件本身的电路延迟的影响，可能在两者同时转换电平的过渡时间内P型场效晶体管110与N型场效晶体管120同时导通，造成短路电流，而导致电路组件的损坏。也就是说，当控制信号CTRL的致能时间Ton未达2倍的延迟时间Td时(非致能时间未达2倍的延迟时间Td时也同样)，会造成短路电流的发生。
技术实现思路
鉴于现有技术的不足，本专利技术的一目的在于提供一种直流电压产生电路及其脉冲产生电路，以避免短路电流的发生。本专利技术公开了一种脉冲产生电路，用来在一输出端产生一脉冲信号，包含:一 P型场效晶体管，其源极耦接一第一参考电压电平，其漏极耦接该输出端，其栅极接收一第一栅极控制信号；一 N型场效晶体管，其源极耦接一第二参考电压电平，其漏极耦接该输出端，其栅极接收一第二栅极控制信号；以及一逻辑电路，耦接该P型场效晶体管的栅极以及该N型场效晶体管的栅极，用来依据一控制信号和一第一延迟信号产生该第一栅极控制信号以及依据该控制信号和一第二延迟信号产生该第二栅极控制信号；其中该第一延迟信号与该第二栅极控制信号和该控制信号相关，以及该第二延迟信号与该第一栅极控制信号和该控制信号相关。本专利技术另公开了一种直流电压产生电路，用来产生一直流电压，包含:一低通滤波电路，具有一输入端和一输出端，用来滤波一脉冲信号以产生该直流电压，并在该输出端输出该直流电压；一 P型场效晶体管，其源极耦接一第一参考电压电平，其漏极耦接该低通滤波电路的该输入端，其栅极接收一第一栅极控制信号，该漏极产生该脉冲信号；一N型场效晶体管，其源极耦接一第二参考电压电平，其漏极耦接该低通滤波电路的该输入端，其栅极接收一第二栅极控制信号，该漏极产生该脉冲信号；以及一逻辑单元，耦接该P型场效晶体管的栅极和该N型场效晶体管的栅极，用来依据一控制信号和一第一延迟信号产生该第一栅极控制信号以及依据该控制信号和一第二延迟信号产生该第二栅极控制信号；其中该第一延迟信号与该第二栅极控制信号和该控制信号相关，以及该第二延迟信号与该第一栅极控制信号和该控制信号相关。本专利技术的直流电压产生电路及其脉冲产生电路在产生栅极控制信号PG与栅极控制信号NG时，除了参考另一方栅极控制信号的延迟信号，也同时参考控制信号CTRL，因此可以避免公知电路中控制信号CTRL的致能或非致能的时间过短，而造成短路电流的可能性。有关本专利技术的特征、实施与效果，现结合附图作如下优选实施方式的详细说明。【附图说明】图1为公知开关稳压器的电路图；图2为公知开关稳压器的控制信号与延迟信号的时序图；图3为公知开关稳压器的控制信号与延迟信号的另一时序图；图4为本专利技术开关稳压器的一实施方式的电路图；图5为本专利技术开关稳压器的控制信号与延迟信号的时序图；图6为本专利技术的开关稳压器的控制信号与延迟信号的另一时序图；图7为本专利技术包含升降压组件的开关稳压器的电路图；图8为本专利技术的开关稳压器包含升降压组件的寄生延迟的控制信号与延迟信号的时序图；图9为本专利技术本文档来自技高网...
【技术保护点】
一种脉冲产生电路，用来在一输出端产生一脉冲信号，包含：一P型场效晶体管，源极耦接一第一参考电压电平，漏极耦接所述输出端，栅极接收一第一栅极控制信号；一N型场效晶体管，源极耦接一第二参考电压电平，漏极耦接所述输出端，栅极接收一第二栅极控制信号；以及一逻辑电路，耦接所述P型场效晶体管的栅极和所述N型场效晶体管的栅极，用来依据一控制信号和一第一延迟信号产生所述第一栅极控制信号以及依据所述控制信号和一第二延迟信号产生所述第二栅极控制信号；其中，所述第一延迟信号与所述第二栅极控制信号和所述控制信号相关，以及所述第二延迟信号与所述第一栅极控制信号和所述控制信号相关。
【技术特征摘要】
【专利技术属性】
技术研发人员：王士诚，陈世杰，林见儒，林志政，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。