晶体管及其制作方法技术
Transistors and their fabrication methods
The present invention discloses a transistor which comprises a buffer layer on a substrate, a channel layer on the buffer layer, a gate insulating layer on the channel layer, and a gate on the gate insulation layer; in which the corresponding ions are implanted in the buffer layer according to the channel type of the transistor to reduce the buffer layer. The drift amplitude of the threshold voltage of the transistor. The invention also discloses a manufacturing method of the transistor. The invention is implanted with the corresponding ions according to the channel type of the transistor, in order to reduce the drift amplitude of the threshold voltage of the transistor and thus improve the reliability of the transistor.
【技术实现步骤摘要】
晶体管及其制作方法
本专利技术属于晶体管制作
，具体地讲，涉及一种能够降低阈值电压的漂移幅度的晶体管及其制作方法。
技术介绍
在显示产业中，器件可靠性一直是关乎产品寿命的关键，一般会使用偏压温度应力(BiasTemperatureStress，简称BTS)、击穿电压(BreakdownVoltage)等来判断薄膜晶体管(TFT)的可靠性。在对薄膜晶体管进行BTS模拟产品使用时，主要做法是在一定高温下，薄膜晶体管的栅极被施加一定电压使薄膜晶体管的沟道开启，经过一段时间后测量薄膜晶体管的阈值电压，若薄膜晶体管的阈值电压漂移过大会导致薄膜晶体管的导通电流变化过大，从而影响产品品质。若薄膜晶体管的阈值电压漂移到一定程度后则不能正常使用。
技术实现思路
为了解决上述现有技术存在的问题，本专利技术的目的在于提供一种能够降低阈值电压的漂移幅度的晶体管及其制作方法。根据本专利技术的一方面，提供了一种晶体管，其包括：在基板上的缓冲层；在所述缓冲层上的沟道层；在所述沟道层上的栅极绝缘层；以及在所述栅极绝缘层上的栅极；其中，根据所述晶体管的沟道类型在所述缓冲层中植入相应的离子，以降低...
【技术保护点】
一种晶体管，其特征在于，包括：在基板上的缓冲层；在所述缓冲层上的沟道层；在所述沟道层上的栅极绝缘层；以及在所述栅极绝缘层上的栅极；其中，根据所述晶体管的沟道类型在所述缓冲层中植入相应的离子，以降低所述晶体管的阈值电压的漂移幅度。
【技术特征摘要】
1.一种晶体管，其特征在于，包括：在基板上的缓冲层；在所述缓冲层上的沟道层；在所述沟道层上的栅极绝缘层；以及在所述栅极绝缘层上的栅极；其中，根据所述晶体管的沟道类型在所述缓冲层中植入相应的离子，以降低所述晶体管的阈值电压的漂移幅度。2.根据权利要求1所述的晶体管，其特征在于，所述缓冲层包括：在所述基板上的第一绝缘层；在所述第一绝缘层上的第二绝缘层；其中，所述第一绝缘层或所述第二绝缘层被植入所述相应的离子。3.根据权利要求2所述的晶体管，其特征在于，当所述晶体管为n沟道晶体管时，所述第一绝缘层或所述第二绝缘层中被植入正离子，所述晶体管的阈值电压向负方向移动，从而所述晶体管的阈值电压的漂移幅度被降低。4.根据权利要求3所述的晶体管，其特征在于，当所述晶体管为p沟道晶体管时，所述第一绝缘层或所述第二绝缘层中被植入负离子，所述晶体管的阈值电压向正方向移动，从而所述晶体管的阈值电压的漂移幅度被降低。5.根据权利要求4所述的晶体管，其特征在于，所述负离子包括氯离子或氟离子，所述正离子包括氢离子。6.一种晶体管的制作方法，其特征在于，包括步骤：在基板上制作形成缓...
【专利技术属性】
技术研发人员：赵瑜，
申请(专利权)人：武汉华星光电半导体显示技术有限公司，
类型：发明
国别省市：湖北,42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。