一种芯片封装结构及其制造方法技术

公开了一种芯片封装结构及其制造方法，包括，金属散热层；芯片结构，位于金属散热层的上表面，芯片结构包括位于上表面的多个第一电触点；引脚层，包括多个第二电触点以及多个分离的金属块，多个第二电触点位于金属块的下表面，多个第二电触点通过多个导电柱耦合到芯片结构的多个第一电触点；以及封装胶体，包覆住芯片结构、所述金属散热层以及引脚层的至少部分，引脚层至少部分曝露于封装胶体的上表面，金属散热层的下表面裸露于封装胶体外部。金属散热层的侧面包括凸缘，用于将金属散热层与封装胶体紧密结合。采用图形电镀的工艺方式，形成引脚层或者形成在分布层，在保证芯片封装结构性能的前提下，能够使得制造工艺简便，从而降低制造成本。

A chip packaging structure and its manufacturing method

A chip packaging structure and a manufacturing method are disclosed, including a metal cooling layer, a chip structure, on the upper surface of a metal cooling layer, and a chip structure comprising a plurality of first electrical contacts on the upper surface; a pin layer, including a plurality of second electrical contacts and a plurality of separate gold genera, and a plurality of second electrical contacts are located in the metal. On the lower surface of the block, a plurality of second electric contacts are coupled to a plurality of first electric contacts of the chip structure through a plurality of conductive columns; and the encapsulation colloid is covered with a chip structure, the metal heat dissipation layer and at least part of the pin layer. The pin layer is exposed at least partially to the upper surface of the encapsulated colloid, and the lower surface of the metal heat dissipation layer is exposed bare. Outside the encapsulated colloid. The side surfaces of the metal cooling layer include a flange, which is used for tightly integrating the metal cooling layer with the encapsulation colloid. On the premise of ensuring the performance of the chip package, it can make the manufacturing process easy and reduce the manufacturing cost.

【技术实现步骤摘要】
一种芯片封装结构及其制造方法
本专利技术涉及半导体
，更具体地涉及一种芯片封装结构及其制造方法。
技术介绍
现有技术的芯片结构中，一般采用引线键合结构或者倒装结构进行封装，并没有散热设计，仅依靠芯片与外界的接触作为自然散热的途径。然而随着科学技术的进步，先进工艺可生产尺寸更小与功能更复杂的芯片，因此芯片封装的引脚间距必须相对减小。相对而言，每个引脚必须承受的芯片运作产生的热能增加。经过长期使用后，引脚积累大量热能将破坏芯片的正常运作。典型的损坏为引脚容易产生电子迁移现象。此外，采用引线键合结构或者倒装结构进行封装制造工艺复杂，从而制造成本比较高。因此，针对半导体技术的进步，提供一种具有高散热效率并且制造工艺简单的芯片封装结构是至关重要的。
技术实现思路
本专利技术解决的问题在于提供一种芯片封装结构及其制造方法，采用图形电镀的工艺方式，形成引脚层或者形成再分布层，在保证芯片封装结构性能的前提下，能够使得制造工艺简便，从而降低制造成本。根据本专利技术提供的一种芯片封装结构，其中，包括，金属散热层；芯片结构，位于所述金属散热层的上表面，所述芯片结构包括位于上表面的多个第一电触点；引脚层，包括多个第二电触点以及多个分离的金属块，所述多个第二电触点位于所述金属块的下表面，多个所述第二电触点通过多个导电柱耦合到所述芯片结构的多个所述第一电触点；以及封装胶体，包覆住所述芯片结构、所述金属散热层以及所述引脚层的至少部分，所述引脚层至少部分曝露于所述封装胶体的上表面，所述金属散热层的下表面裸露于所述封装胶体外部。优选地，所述金属散热层的侧面包括凸缘。优选地，所述金属散热层的凸缘沿垂直于所述金属散热层的侧面的方向延伸，所述凸缘位于所述封装胶体中。优选地，所述金属散热层的凸缘沿平行于所述金属散热层的侧面的方向延伸，所述凸缘围绕所述封装胶体的侧面。优选地，还包括密封管脚，位于所述凸缘的上表面，并且延伸至所述封装胶体上表面的周边，使得所述金属散热层、所述凸缘以及所述密封管脚形成容纳封装胶体的腔体。优选地，所述密封管脚的上表面与所述引脚层的上表面的高度一致。优选地，还包括：再分布层，位于所述芯片结构与所述引脚层之间，所述再分布层沿平行于所述芯片结构的上表面的方向延伸，所述再分布层通过所述导电柱将位于所述芯片结构上表面中心的所述第一电触点与所述引脚层的所述第二电触点耦合，所述第二电触点位于所述芯片结构中心的上方或者位于所述芯片结构边缘的上方。优选地，所述多个导电柱包括：第一导电柱，所述第一导电柱将所述再分布层的下表面与所述芯片结构电耦合；以及第二导电柱，所述第二导电柱将所述再分布层的上表面与所述引脚层的下面表面电耦合。优选地，还包括：绝缘层，位于所述金属散热层的下表面。优选地，所述金属散热层的所述上表面与所述芯片结构通过粘结层连接。优选地，所述封装胶体包括第一封装胶体以及第二封装胶体，所述第二封装胶体位于所述第一封装胶体上，所述第一封装胶体包覆所述芯片结构以及所述金属散热层，所述第二封装胶体包覆所述再分布层。根据本专利技术的另一方面，提供一种制造芯片封装结构的方法，其中，包括：在基板上放置金属散热层，所述金属散热层的侧面包括凸缘；采用粘结层将芯片结构设置在所述金属散热层的上表面，在所述芯片结构的多个第一电触点上分别放置多个第一导电柱；形成封装胶体，包覆住所述基板的上表面以及所述金属散热层、所述芯片结构、多个所述第一导电柱的全部；采用机械或者化学处理，将多个所述第一导电柱的上表面暴露于所述第一封装胶体之外；布设引脚层以覆盖并电连接所述第一导电柱的上表面。优选地，所述金属散热层的凸缘沿垂直于所述金属散热层的侧面的方向延伸。优选地，其中，所述引脚层覆盖并电连接所述第一导电柱的上表面包括：形成第一封装胶体包封所述基板的上表面以及所述金属散热层、所述芯片结构、多个所述第一导电柱，并将多个所述第一导电柱的上表面暴露；采用图形电镀的工艺方式，形成再分布层，并与多个所述第一导电柱的上表面连接；形成第二封装胶体，用于将所述再分布层包覆；采用穿孔或者蚀刻，将所述再分布层上表面至少部分暴露于第二封装胶体外；采用图形电镀的工艺方式，布设所述引脚层以覆盖并电连接暴露的所述再分布层的上表面。优选地，所述金属散热层的凸缘沿平行于所述金属散热层的侧面的方向延伸。优选地，包括：形成封装胶体包封所述基板的上表面以及所述金属散热层、所述芯片结构、多个所述第一导电柱，并将多个所述第一导电柱和所述凸缘的上表面暴露；布设所述引脚层以覆盖并电连接所述第一导电柱的上表面，以及布设密封管脚覆盖并与所述凸缘的上表面连接。优选地，还包括，形成第一封装胶体包封所述基板的上表面以及所述金属散热层、所述芯片结构、多个所述第一导电柱，并将多个所述第一导电柱和所述凸缘的上表面暴露；采用图形电镀的工艺方式，形成再分布层，并与多个所述第一导电柱的上表面连接，以及使所述凸缘生长；形成第二封装胶体，用于将所述再分布层和所述凸缘包覆；采用穿孔或者蚀刻，将所述再分布层上表面以及所述凸缘上表面至少部分暴露于第二封装胶体外；采用图形电镀的工艺方式，布设所述引脚层以覆盖并电连接暴露的所述再分布层的上表面、使所述凸缘再次生长，以及形成所述密封管脚覆盖并与所述凸缘的上表面连接。优选地，还包括在凸缘上表面设置密封管脚，所述凸缘的上表面至与所述再分布层的上表面的高度一致；所述密封管脚的上表面与所述引脚层的上表面的高度一致。优选地，还包括去除基板，在所述金属散热层的下表面形成绝缘层。根据本专利技术的芯片封装结构通过采用图形电镀的工艺方式，形成引脚层或者形成在分布层，在保证芯片封装结构性能的前提下，能够使得制造工艺简便，从而降低制造成本。将位于芯片结构下方的金属散热层至少部分暴露于封装胶体之外，可以使得整个芯片封装结构的散热效能提高。通过再分布层沿平行于芯片结构的上表面的方向延伸，相当于增加了电极的布设面积；将芯片电极引至芯片结构边缘的上方，使得外接引脚相互之间的间距增大，不容易发生接触等异常事故而导致芯片封装结构无法正常工作。本专利技术中的一个实施例中，金属散热层设置沿垂直于所述金属散热层的侧面的方向延伸的凸缘，使得金属散热层表面积增加，不仅可以进一步提高芯片封装结构的散热性能，而且可以加强金属散热层与封装胶体的结合力。本专利技术中的另一个实施例中，金属散热层的边缘沿平行于所述金属散热层的侧面的方向延伸的凸缘，凸缘围绕封装胶体的侧面，金属散热层、凸缘以及密封管脚形成容纳封装胶体的腔体，不仅可以进一步提高芯片封装结构的散热性能，而且可以加强金属散热层与封装胶体的结合力。此外，金属散热层、凸缘以及密封层形成的密封环可以获得良好的电磁屏蔽性能以及气密保护性能。在需要电磁屏蔽的应用场合，可以广泛取代现有技术中的金属管壳和陶瓷管壳封装。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚。图1a示出本专利技术的第一实施例的芯片封装结构的截面图；图1b至图1j示出本专利技术的异第一实施例的芯片封装结构制造方法的各个阶段的截面图；图2a示出本专利技术的第二实施例的芯片封装结构的截面图；图2b至图2i示出本专利技术的第二实施例的芯片封装结构制造方法的各个阶段的截面图。具体实施方式以下将参照附图更详细地描述本专利技术。在各个附图中本文档来自技高网...

【技术保护点】
一种芯片封装结构，其中，包括，金属散热层；芯片结构，位于所述金属散热层的上表面，所述芯片结构包括位于上表面的多个第一电触点；引脚层，包括多个第二电触点以及多个分离的金属块，所述多个第二电触点位于所述金属块的下表面，多个所述第二电触点通过多个导电柱耦合到所述芯片结构的多个所述第一电触点；以及封装胶体，包覆住所述芯片结构、所述金属散热层以及所述引脚层的至少部分，所述引脚层至少部分曝露于所述封装胶体的上表面，所述金属散热层的下表面裸露于所述封装胶体外部。

【技术特征摘要】
1.一种芯片封装结构，其中，包括，金属散热层；芯片结构，位于所述金属散热层的上表面，所述芯片结构包括位于上表面的多个第一电触点；引脚层，包括多个第二电触点以及多个分离的金属块，所述多个第二电触点位于所述金属块的下表面，多个所述第二电触点通过多个导电柱耦合到所述芯片结构的多个所述第一电触点；以及封装胶体，包覆住所述芯片结构、所述金属散热层以及所述引脚层的至少部分，所述引脚层至少部分曝露于所述封装胶体的上表面，所述金属散热层的下表面裸露于所述封装胶体外部。2.根据权利要求1所述的芯片封装结构，其中，所述金属散热层的侧面包括凸缘。3.根据权利要求2所述的芯片封装结构，其中，所述金属散热层的凸缘沿垂直于所述金属散热层的侧面的方向延伸，所述凸缘位于所述封装胶体中。4.根据权利要求2所述的芯片封装结构，其中，所述金属散热层的凸缘沿平行于所述金属散热层的侧面的方向延伸，所述凸缘围绕所述封装胶体的侧面。5.根据权利要求4所述的芯片封装结构，其中，还包括密封管脚，位于所述凸缘的上表面，并且延伸至所述封装胶体上表面的周边，使得所述金属散热层、所述凸缘以及所述密封管脚形成容纳封装胶体的腔体。6.根据权利要求5所述的芯片封装结构，其中，所述密封管脚的上表面与所述引脚层的上表面的高度一致。7.根据权利要求1所述的芯片封装结构，其中，还包括：再分布层，位于所述芯片结构与所述引脚层之间，所述再分布层沿平行于所述芯片结构的上表面的方向延伸，所述再分布层通过所述导电柱将位于所述芯片结构上表面的所述第一电触点与所述引脚层的所述第二电触点耦合，所述第二电触点位于所述芯片结构中心的上方或者位于所述芯片结构边缘的上方。8.根据权利要求7所述的芯片封装结构，其中，所述多个导电柱包括：第一导电柱，所述第一导电柱将所述再分布层的下表面与所述芯片结构电耦合；以及第二导电柱，所述第二导电柱将所述再分布层的上表面与所述引脚层的下面表面电耦合。9.根据权利要求1所述的芯片封装结构，其中，还包括：绝缘层，位于所述金属散热层的下表面。10.根据权利要求1所述的芯片封装结构，其中，所述金属散热层的所述上表面与所述芯片结构通过粘结层连接。11.根据权利要求7所述的芯片封装结构，其中，所述封装胶体包括第一封装胶体以及第二封装胶体，所述第二封装胶体位于所述第一封装胶体上，所述第一封装胶体包覆所述芯片结构以及所述金属散热层，所述第二封装胶体包覆所述再分布层。12.一种制造芯片封装结构的方法，其中，包括：在基板上放置金属散热层，所述金属散热层的侧面包括凸缘...

【专利技术属性】
技术研发人员：谭小春，
申请(专利权)人：合肥矽迈微电子科技有限公司，
类型：发明
国别省市：安徽,34