The invention discloses a starting circuit with a bandgap reference source, which consists of second NMOS transistors to fourth NMOS transistors, a seventh resistor, a first inverter to third inverters, and a transmission gate. The invention can speed up startup and reduce start-up time.
【技术实现步骤摘要】
带隙基准源的启动电路
本专利技术涉及半导体集成电路领域,特别是涉及一种带隙基准源的启动电路。
技术介绍
带隙基准源在集成电路中被广泛应用。现有的带隙基准源电路如图1所示,其包括启动电路和带隙基准主体电路两部分。所述启动电路由NMOS晶体管NM2~NM4和电阻RST组成。电阻RST的一端与电源电压端VDD相连接,NMOS晶体管NM2的漏极与电源电压端VDD相连接,NMOS晶体管NM3的漏极和栅极、NMOS晶体管NM2的栅极与电阻RST的另一端相连接,NMOS晶体管NM3的源极与NMOS晶体管NM4的漏极相连接,NMOS晶体管NM4的源极接地,NMOS晶体管NM4的栅极与带隙基准源电路的输出端VOUT相连接,NMOS晶体管NM2的源极与带隙基准主体电路相连接。所述带隙基准主体电路由PMOS晶体管PM0~PM2、NMOS晶体管NM0、NM1,PNP三极管Q0、Q1,电阻R0~R5以及一个运算放大器VF组成。上述带隙基准源电路存在的缺点是:当涉及到低功耗或超低功耗设计时,启动时间较长。
技术实现思路
本专利技术要解决的技术问题是提供一种带隙基准源的启动电路,能够加速启动,减小启动时间。为解决上述技术问题,本专利技术的带隙基准源的启动电路,由第二NMOS晶体管~第四NMOS晶体管、一第七电阻、第一反相器~第三反相器、一传输门组成;第二NMOS晶体管的漏极和第七电阻的一端与电源电压端VDD相连接,第七电阻的另一端与第三NMOS晶体管的漏极和栅极、第二NMOS晶体管的栅极相连接,第四NMOS晶体管的漏极与第三NMOS晶体管的源极相连接,其连接的节点记为VSTP,第四NMOS ...
【技术保护点】
一种带隙基准源的启动电路,其特征在于,由第二NMOS晶体管~第四NMOS晶体管、一第七电阻、第一反相器~第三反相器、一传输门组成;第二NMOS晶体管的漏极和第七电阻的一端与电源电压端VDD相连接,第七电阻的另一端与第三NMOS晶体管的漏极和栅极、第二NMOS晶体管的栅极相连接,第四NMOS晶体管的漏极与第三NMOS晶体管的源极相连接,其连接的节点记为VSTP,第四NMOS晶体管的源极接地;第二NMOS晶体管的源极与带隙基准主体电路相连接;其中,所述传输门的输入端与电源电压端VDD相连接,传输门的输出端与带隙基准主体电路相连接;第一反相器~第三反相器依次串联连接,第一反相器的输入端与所述节点VSTP端相连接,第三反相器的输出端与所述传输门的负向控制端相连接,第二反相器的输出端与第三反相器的输入端和所述传输门的正向控制端相连接。
【技术特征摘要】
1.一种带隙基准源的启动电路,其特征在于,由第二NMOS晶体管~第四NMOS晶体管、一第七电阻、第一反相器~第三反相器、一传输门组成;第二NMOS晶体管的漏极和第七电阻的一端与电源电压端VDD相连接,第七电阻的另一端与第三NMOS晶体管的漏极和栅极、第二NMOS晶体管的栅极相连接,第四NMOS晶体管的漏极与第三NMOS晶体管的源极相连接,其连接的节点记为VSTP,第四NMOS晶体管的源极接地;第二NMOS晶体管的源极与带隙基准主体电路相连接;其中,所述传输门的输入端与电源电压端VDD相连接,传输门的输出端与带隙基准主体电路相连接;第一反相器~第三反相器依次串联连接,第一反相器的输入端与所述节点VSTP端相连接,第三反相器的输出端与所述传输门的负向控制端相连接,第二反相器的输出端与第三反相器的输入端和所述传输门的正向控制端相连接。2.如权利要求1所述的启动电路,其特征在于:所述带隙基准主体电路由第一PMOS晶体管~第三PMOS晶体管、第一NMOS晶体管、第五NMOS晶体管,第一PNP三极管、第二PNP三极管,第一电阻~第六电阻以及一个运算放大器组成;第四电阻的一端与电源电压端VDD相连接,第四电阻的另一端与所述传输门的输出端和第五电阻的一端相连接;第五电阻的另一端与第五NMOS晶体管的漏极和栅极、第一NMOS晶体管的栅极相连接,第五NMOS晶体管的源极接地;第一PMOS晶体管~第三PMOS晶体管的源极与电源电压端VDD相连接,第三PMOS晶体管的漏极与第一电阻的一端、第二PNP三极管的发射极相连接,其连接的节点记为VN;所述第二NMOS晶体管的源极与所述VN端相连...
【专利技术属性】
技术研发人员:周宁,
申请(专利权)人:上海华虹宏力半导体制造有限公司,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。