短制程阶段的三维存储器电性测试方法及测试结构技术

本发明专利技术提供一种短制程阶段的三维存储器电性测试方法及测试结构，属于半导体技术领域。所述方法包括：提供短制程阶段的三维存储器(阵列区尚无通孔)；研磨短制程阶段的三维存储器中待测区域的沟道孔至露出多晶硅插塞，并在露出的多晶硅插塞上沉积金属形成位线引出端；研磨短制程阶段的三维存储器中的台阶区至露出所有的栅极层，并在露出的栅极层上沉积金属形成字线引出端；对形成的位线引出端和字线引出端施加电压，完成待测区域的电性测试。本发明专利技术中，实现了对短制程阶段的三维存储器的电性测试，其能够有效地确保前段制程的可行性，进而为提高三维存储器成品的良率提供有力保障。

【技术实现步骤摘要】
短制程阶段的三维存储器电性测试方法及测试结构
本专利技术涉及半导体
，尤其涉及一种短制程阶段的三维存储器电性测试方法及测试结构。
技术介绍
随着对集成度和存储容量需求的不断发展，三维存储器应运而生，其是一种基于平面存储器的新型产品，结构复杂并且制程周期相对较长。现阶段，在新产品研发生产过程中，通常有一些短制程阶段(ShortLoop)需要对前期的产品器件性能进行测试以评估前段制程的可行性。但是由于制造周期限制等因素，往往无法等到前期完整的工艺制程(FullProcess)全部完成后再做测试评估，因而为前期的测试带来了很大困难；对于集成度高、结构复杂为三维存储器而言，如何对其进行短制程阶段器件性能的测试则更是难上加难；其中，短制程阶段的三维存储器，其结构如图1所示，其台阶区附近的俯视图如图2所示，可以看出其结构相当复杂。目前，已有一些对于全制程的三维存储器的器件性能测试方式，通常是对其进行正面(Z方向)研磨至接触孔层，并将需要测试的栅极层以电路修补的方式连到一起，以完成电性测试。但是对于短制程阶段的三维存储器，由于其很多后续的层次和连接尚未做好，故全制程的三维存储器的器件性能测试本文档来自技高网...

【技术保护点】
一种短制程阶段的三维存储器电性测试方法，其特征在于，包括：提供短制程阶段的三维存储器(阵列区尚无通孔)；研磨所述短制程阶段的三维存储器中待测区域的沟道孔至露出多晶硅插塞，并在露出的多晶硅插塞上沉积金属形成位线引出端；研磨所述短制程阶段的三维存储器中的台阶区至露出所有的栅极层，并在露出的栅极层上沉积金属形成字线引出端；对所述位线引出端和所述字线引出端施加电压，完成待测区域的电性测试。

【技术特征摘要】
1.一种短制程阶段的三维存储器电性测试方法，其特征在于，包括：提供短制程阶段的三维存储器(阵列区尚无通孔)；研磨所述短制程阶段的三维存储器中待测区域的沟道孔至露出多晶硅插塞，并在露出的多晶硅插塞上沉积金属形成位线引出端；研磨所述短制程阶段的三维存储器中的台阶区至露出所有的栅极层，并在露出的栅极层上沉积金属形成字线引出端；对所述位线引出端和所述字线引出端施加电压，完成待测区域的电性测试。2.根据权利要求1所述的方法，其特征在于，采用化学机械研磨工艺沿第三方向研磨所述短制程阶段的三维存储器中待测区域的沟道孔至露出多晶硅插塞；采用化学机械研磨工艺沿第一方向或者第二方向研磨所述短制程阶段的三维存储器中的台阶区至露出所有的栅极层。3.根据权利要求1所述的方法，其特征在于，所述在露出的多晶硅插塞上沉积金属形成位线引出端，具体为：通过聚焦离...

【专利技术属性】
技术研发人员：李辉，李桂花，李品欢，刘慧丽，仝金雨，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42