扇出型系统级封装结构技术方案

本实用新型专利技术提供一种扇出型系统级封装结构，包括：重新布线层、屏蔽框、半导体芯片、天线控制芯片、塑封层、天线结构、屏蔽盖及焊料凸块。本实用新型专利技术的扇出型系统级封装结构即具有半导体芯片本身的功能，又具有通信等功能，具有较高的整体效率；通过设置金属屏蔽框，将半导体芯片置于屏蔽框内并由金属屏蔽盖封盖，可以有效避免天线及天线控制芯片对半导体芯片的电磁干扰。

Fan out system level package structure

The utility model provides a fanout type system level packaging structure, including rewiring layer, shielding box, semiconductor chip, antenna control chip, plastic seal layer, antenna structure, shielding cover and solder bump. Fanout system level package structure of the utility model is a semiconductor chip having a function itself, but also has the function of communication, the overall efficiency is high; by setting the metal shielding box, the semiconductor chip is placed in a shielding box and comprises a metal shielding cover cover, can effectively avoid the electromagnetic interference on the semiconductor chip antenna and antenna control chip.

【技术实现步骤摘要】
扇出型系统级封装结构
本技术涉及半导体封装
，特别是涉及一种扇出型系统级封装结构。
技术介绍
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前，先进的封装方法包括：晶圆片级芯片规模封装(WaferLevelChipScalePackaging，WLCSP)，扇出型晶圆级封装(Fan-OutWaferLevelPackage，FOWLP)，倒装芯片(FlipChip)，叠层封装(PackageonPackage，POP)等等。扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点：①I/O间距灵活，不依赖于芯片尺寸；②只使用有效裸片(die)，产品良率提高；③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；④具有较好的电性能及热性能；⑤高频应用；⑥容易在重新布线层(RDL)中实现高密度布线。目前，扇出型晶圆级封装方法一般为：提供载体，在载体表面形成粘合层；在粘合层上光刻、电镀出重新布线层(RedistributionLayers，RDL)；采用芯片键合工艺将芯片安装到重新布线层上；采用注塑工艺将芯片塑封于塑封材料层中；去除载体和粘合层；在重新布线层上光刻、电镀形成凸块下金属层(UBM)；在UBM上进行植球回流，形成焊球凸块。然而，上述扇出型晶圆级封装结构中并未设置天线，不具备通信等功能，功能比较单一，整体效率较低。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种扇出型系统级封装结构，用于解决现有的扇出型晶圆级封装结构存在的不具备通信功能，功能比较单一，整体效率较低等问题。为实现上述目的及其他相关目的，本技术提供一种扇出型系统级封装结构的制备方法，所述扇出型系统级封装结构的制备方法包括如下步骤：1)提供一载体；2)于所述载体的上表面形成重新布线层；3)于所述重新布线层的上表面形成屏蔽框、半导体芯片及天线控制芯片；其中，所述屏蔽框于所述重新布线层的上表面分割形成天线设置区域及若干个芯片键合区域；所述半导体芯片位于所述芯片键合区域内的重新布线层的上表面，且与所述重新布线层电连接；所述天线控制芯片位于所述天线设置区域内的重新布线层的上表面，且与所述重新布线层电连接；4)于所述重新布线层的上表面形成塑封层，所述塑封层填满所述屏蔽框、所述半导体芯片及所述天线控制芯片之间的间隙，并将所述屏蔽框、所述半导体芯片及所述天线控制芯片塑封；所述屏蔽框的上表面与所述塑封层的上表面相平齐；5)于对应于所述天线设置区域的塑封层内及塑封层的上表面形成天线结构，所述天线结构与所述重新布线层电连接；6)于所述塑封层的上表面及所述屏蔽框的上表面形成屏蔽盖，所述屏蔽盖完全覆盖所述芯片键合区域，以将所述半导体芯片封盖于所述屏蔽框内；7)去除所述载体，并于所述重新布线层的下表面形成焊料凸块，所述焊料凸块与所述重新布线层电连接。优选地，步骤1)与步骤2)之间还包括于所述载体的上表面形成剥离层的步骤；步骤2)中，所述重新布线层形成于所述剥离层的上表面。优选地，步骤2)包括如下步骤：2-1)于所述载体的上表面形成金属线层；2-2)于所述载体的上表面形成电介质层，所述电介质将所述金属线层包裹，且所述电介质层的上表面与所述金属线层的上表面相平齐。优选地，步骤2)包括如下步骤：2-1)于所述载体的上表面形成第一层金属线层；2-2)于所述载体的上表面形成电介质层，所述电介质将第一层所述金属线层封裹，且所述电介质层的上表面高于所述金属线层的上表面；2-3)于所述电介质层内形成若干层与第一层所述金属线层电连接的间隔堆叠排布的其他金属线层，相邻所述金属线层之间经由金属插塞电连接。优选地，步骤3)中，所述屏蔽框为金属屏蔽框；步骤7)中，所述屏蔽盖为金属屏蔽盖。优选地，步骤4)中，采用压缩成型工艺、转移成型工艺、液体密封成型工艺、真空层压工艺或旋涂工艺于所述重新布线层的上表面形成所述塑封层。优选地，步骤5)包括如下步骤：5-1)于对应于所述天线设置区域的塑封层内形成连接柱，所述连接柱的底部与所述重新布线层电连接；5-2)于对应于所述天线设置区域的塑封层的上表面形成天线，所述天线经由所述连接柱与所述重新布线层电连接。优选地，步骤7)中于所述重新布线层的下表面形成焊料凸块包括如下步骤：7-1)于所述重新布线层的下表面形成金属柱；7-2)于所述金属柱的下表面形成焊球。本技术还提供一种扇出型系统级封装结构，所述扇出型系统级封装结构包括：重新布线层；屏蔽框，位于所述重新布线层的上表面，于所述重新布线层的上表面分割形成天线设置区域及若干个芯片键合区域；半导体芯片，键合于对应于所述芯片键合区域的重新布线层的上表面，且与所述重新布线层电连接；天线控制芯片，键合于对应于所述天线设置区域的重新布线层的上表面，且与所述重新布线层电连接；塑封层，填满所述屏蔽框、所述半导体芯片及所述天线控制芯片之间的间隙，并将所述屏蔽框、所述半导体芯片及所述天线控制芯片塑封；所述屏蔽框的上表面与所述塑封层的上表面相平齐；天线结构，位于对应于所述天线设置区域的塑封层内及塑封层的上表面；屏蔽盖，位于所述塑封层的上表面及所述屏蔽框的上表面，且完全覆盖所述芯片键合区域，以将所述半导体芯片封盖于所述屏蔽框内；焊料凸块，位于所述重新布线层的下表面，且与所述重新布线层电连接。优选地，所述重新布线层包括：电介质层；金属线层，位于所述电介质层内，且所述金属线层的上表面与所述电介质层的上表面相平齐，所述金属线层的下表面与所述电介质层的下表面相平齐。优选地，所述重新布线层包括：电介质层；金属叠层结构，位于所述电介质层内；所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻两层所述金属线层之间，以将相邻两层所述金属线层电连接。优选地，所述屏蔽框为金属屏蔽框，所述屏蔽盖为金属屏蔽盖。优选地，所述塑封层包括聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层。优选地，所述天线结构包括：连接柱，位于对应于所述天线设置区域的塑封层内，所述连接柱的底部与所述重新布线层电连接；天线，位于于对应于所述天线设置区域的塑封层的上表面，所述天线经由所述连接柱与所述重新布线层电连接。优选地，所述焊球凸块包括：金属柱，位于所述重新布线层的下表面，且与所述重新布线层电连接；焊球，位于所述金属柱的下表面。优选地，所述焊球凸块为焊球。如上所述，本技术的扇出型系统级封装结构，具有以下有益效果：本技术的扇出型系统级封装结构同时封装有不同功能的天线、天线控制芯片及半导体芯片，所述扇出型系统级封装结构即具有半导体芯片本身的功能，又可以通过天线及天线控制芯片具有通信等功能，可以提高扇出型系统级封装结构的整体效率；通过设置金属屏蔽框，将半导体芯片置于屏蔽框内并由金属屏蔽盖封盖，可以有效避免天线及天线控制芯片对半导体芯片的电磁干扰。附图说明图1显示为本技术实施例一中提供的扇出型系统级封装结构的制备方法的流程图。图2至图18显示为本实用本文档来自技高网...

【技术保护点】
一种扇出型系统级封装结构，其特征在于，所述扇出型系统级封装结构包括：重新布线层；屏蔽框，位于所述重新布线层的上表面，于所述重新布线层的上表面分割形成天线设置区域及若干个芯片键合区域；半导体芯片，键合于对应于所述芯片键合区域的重新布线层的上表面，且与所述重新布线层电连接；天线控制芯片，键合于对应于所述天线设置区域的重新布线层的上表面，且与所述重新布线层电连接；塑封层，填满所述屏蔽框、所述半导体芯片及所述天线控制芯片之间的间隙，并将所述屏蔽框、所述半导体芯片及所述天线控制芯片塑封；所述屏蔽框的上表面与所述塑封层的上表面相平齐；天线结构，位于对应于所述天线设置区域的塑封层内及塑封层的上表面；屏蔽盖，位于所述塑封层的上表面及所述屏蔽框的上表面，且完全覆盖所述芯片键合区域，以将所述半导体芯片封盖于所述屏蔽框内；焊料凸块，位于所述重新布线层的下表面，且与所述重新布线层电连接。

【技术特征摘要】
1.一种扇出型系统级封装结构，其特征在于，所述扇出型系统级封装结构包括：重新布线层；屏蔽框，位于所述重新布线层的上表面，于所述重新布线层的上表面分割形成天线设置区域及若干个芯片键合区域；半导体芯片，键合于对应于所述芯片键合区域的重新布线层的上表面，且与所述重新布线层电连接；天线控制芯片，键合于对应于所述天线设置区域的重新布线层的上表面，且与所述重新布线层电连接；塑封层，填满所述屏蔽框、所述半导体芯片及所述天线控制芯片之间的间隙，并将所述屏蔽框、所述半导体芯片及所述天线控制芯片塑封；所述屏蔽框的上表面与所述塑封层的上表面相平齐；天线结构，位于对应于所述天线设置区域的塑封层内及塑封层的上表面；屏蔽盖，位于所述塑封层的上表面及所述屏蔽框的上表面，且完全覆盖所述芯片键合区域，以将所述半导体芯片封盖于所述屏蔽框内；焊料凸块，位于所述重新布线层的下表面，且与所述重新布线层电连接。2.根据权利要求1所述的扇出型系统级封装结构，其特征在于，所述重新布线层包括：电介质层；金属线层，位于所述电介质层内，且所述金属线层的上表面与所述电介质层的上表面相平齐，所述金属线层的下表面与所述电介质层的下表面相平齐。3.根...

【专利技术属性】
技术研发人员：陈彦亨，林正忠，
申请(专利权)人：中芯长电半导体江阴有限公司，
类型：新型
国别省市：江苏,32