半导体封装件及其制造方法技术

公开了一种半导体封装件及其制造方法。该半导体封装件包括第一基底和布置在第一基底上方的第一半导体芯片。第二半导体芯片布置在第一半导体芯片的顶表面上方。粘合层在第一半导体芯片与第二半导体芯片之间。第二基底设置在第二半导体芯片上。第二基底基本覆盖第二半导体芯片的顶表面。成型层设置在第一基底与第二基底之间。

【技术实现步骤摘要】
半导体封装件及其制造方法本申请要求于2016年9月5日提交的第10-2016-0114018号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
本专利技术构思的示例性实施例涉及一种半导体封装件，更具体而言，涉及一种制造半导体封装件的方法。
技术介绍
半导体装置可以是重量相对轻、尺寸相对紧凑、速度相对高和性能相对高的装置。半导体封装件可以包括在电子产品中可用的集成电路芯片。通电极(throughelectrode)(例如，TSV)可以被包括在半导体封装件中。
技术实现思路
本专利技术构思的一个或更多个示例性实施例提供一种具有减少翘曲的特性的半导体封装件。根据本专利技术构思的示例性实施例，一种半导体封装件包括第一基底和布置在第一基底上方的第一半导体芯片。第二半导体芯片布置在第一半导体芯片的顶表面上方。粘合层在第一半导体芯片与第二半导体芯片之间。第二基底设置在第二半导体芯片上。第二基底基本覆盖第二半导体芯片的顶表面。成型层设置在第一基底与第二基底之间。根据本专利技术构思的示例性实施例，一种制造半导体封装件的方法包括在第一基底的顶表面上安装芯片堆叠件。每个芯片堆叠件包括多个堆叠的半导体芯片和位于半导体芯片之间的粘合层。在第一基底的顶表面上形成成型层。去除成型层的一部分和每个芯片堆叠件的最顶部的芯片的一部分。在每个芯片堆叠件的最顶部的芯片和成型层上形成第二基底。根据本专利技术构思的示例性实施例，一种半导体封装件包括：第一基底；多个半导体芯片，堆叠在第一基底上方，其中，所述多个半导体芯片中的每个半导体芯片具有彼此相同的厚度；粘合层，包括粘合材料，其中，粘合层形成在所述多个半导体芯片中的每相邻半导体芯片之间，其中，粘合层比所述多个堆叠的半导体芯片的宽度宽，其中，与所述多个半导体芯片中的最顶部的半导体芯片相邻的粘合材料的第一量和与所述多个半导体芯片中的最底部半导体芯片相邻的粘合材料的第二量基本相同；以及成型层，形成在粘合层的侧表面上。附图说明通过参照附图详细描述专利技术构思的示例性实施例，专利技术构思的以上和其它特征将变得更加清楚，在附图中：图1至图7是示出根据本专利技术构思的示例性实施例制造半导体封装件的方法的剖视图。图8至图9是示出根据本专利技术构思的示例性实施例的封装件单元的剖视图。具体实施方式以下，将参照附图来更详细地描述本专利技术构思的示例性实施例。在这方面，本专利技术构思可具有不同形式并不应被理解为限于在此描述的本专利技术构思的示例性实施例。在整个说明书和附图中，同样的附图标记可以始终表示同样的元件。第一方向D1可以表示与第一基底100的顶表面垂直的方向(例如，参见图1至图7)，第二方向D2可以表示与第一基底100的顶表面平行的方向(例如，参见图1至图7)。图1至图7是示出根据本专利技术构思的示例性实施例的制造半导体封装件的方法的剖视图。参照图1，可以在载体基底200上形成第一基底100。作为示例，载体粘合层300可以将第一基底100附着到载体基底200。第一基底100可以包括基体半导体芯片110。例如，第一基底100可以是包括诸如硅的半导体材料的晶圆级半导体基底。基体半导体芯片110可以包括基体电路层114和基体通电极112。可以在基体半导体芯片110的底表面上布置基体电路层114。例如，基体电路层114的上表面可以与基体半导体芯片110的底表面直接接触。基体电路层114可以包括集成电路。例如，基体电路层114可以包括存储器电路、逻辑电路或它们的组合。基体通电极112可以在第一方向D1上穿透基体半导体芯片110。基体通电极112可以电连接到基体电路层114。基体半导体芯片110的底表面可以是有源表面。第一基底100可以包括基体半导体芯片110(例如，多个基体半导体芯片110可以被包括在第一基底100中)，然而本专利技术构思的示例性实施例不限于此。在本专利技术构思的示例性实施例中，第一基底100不必包括基体半导体芯片110。第一基底100可以包括保护层102和外部互连端子104。可以在第一基底100的下方布置保护层102。保护层102可以基本覆盖基体电路层114。例如，保护层102的上表面可以与基体电路层114的底表面直接接触。保护层102可以包括氮化硅(SiN)层。可以在基体半导体芯片110的底表面上布置多个外部互连端子104。外部互连端子104均可以电连接到基体电路层114。保护层102可以通过外部互连端子104而被暴露。参照图2，可以在第一基底100上布置芯片堆叠件S。可以在第一基底100的基体半导体芯片110上方布置芯片堆叠件S。芯片堆叠件S可以在第二方向D2上彼此间隔开。每个芯片堆叠件S可以包括在第一方向D1上堆叠的多个半导体芯片120和130a。作为示例，每个芯片堆叠件S可以包括第一半导体芯片120和第二半导体芯片130a。可以在第一基底100的基体半导体芯片110上布置第一半导体芯片120。第一半导体芯片120和第一基底100的基体半导体芯片110可以具有晶圆上芯片(COW)结构。第一半导体芯片120可以包括第一电路层124和第一通电极122。第一电路层124可以包括存储器电路。第一通电极122可以在第一方向D1上穿透第一半导体芯片120。第一通电极122可以电连接到第一电路层124。第一半导体芯片120的底表面可以是有源表面。可以在第一半导体芯片120的底表面上布置多个第一凸块126。可以在基体半导体芯片110与第一半导体芯片120之间布置第一凸块126，其中，基体半导体芯片110与第一半导体芯片120可以通过第一凸块126彼此电连接。第一半导体芯片120可以包括可以布置在基体半导体芯片110上的多个第一半导体芯片120或单个第一半导体芯片120。例如，可以在基体半导体芯片110上堆叠多个第一半导体芯片120。在此构造中，还可以在相邻的第一半导体芯片120之间形成第一凸块126。可以在第一半导体芯片120上布置第二半导体芯片130a。第二半导体芯片130a可以是芯片堆叠件S中的最顶部的芯片。作为示例，可以在包括半导体芯片120和130a的芯片堆叠件S的最顶部的水平处布置第二半导体芯片130a。第二半导体芯片130a的底表面可以是有源表面。第二半导体芯片130a可以包括第二电路层134。第二电路层134可以包括存储器电路。可以在第二半导体芯片130a的底表面上布置多个第二凸块136。可以在第一半导体芯片120与第二半导体芯片130a之间布置第二凸块136，其中，第一半导体芯片120和第二半导体芯片130a可以通过第二凸块136彼此电连接。第二半导体芯片130a可以具有比第一半导体芯片120的第一厚度H1大的第二厚度H2。可以在半导体芯片110、120和130a之间形成粘合层140。粘合层140可以包括非导电膜(NCF)。例如，粘合层140可以是包括绝缘材料的聚合物胶带。可以在凸块126与136之间形成粘合层140，因此，可以减少或消除在凸块126与136之间的电短路的发生。例如，可以将焊球和粘合材料附着到第一半导体芯片120的底表面，可以布置第一半导体芯片120使得第一半导体芯片120的底表面面对第一基底100的顶表面。在此构造中，粘合材料可以朝着第一半导体芯片120的侧面溢出。作为示例，粘合材料可以流到第一半导体芯片1本文档来自技高网...

【技术保护点】
一种半导体封装件，所述半导体封装件包括：第一基底；第一半导体芯片，布置在第一基底上方；第二半导体芯片，布置在第一半导体芯片的顶表面上方；粘合层，位于第一半导体芯片与第二半导体芯片之间；第二基底，设置在第二半导体芯片上，其中，第二基底基本覆盖第二半导体芯片的顶表面；以及成型层，设置在第一基底与第二基底之间。

【技术特征摘要】
2016.09.05 KR 10-2016-01140181.一种半导体封装件，所述半导体封装件包括：第一基底；第一半导体芯片，布置在第一基底上方；第二半导体芯片，布置在第一半导体芯片的顶表面上方；粘合层，位于第一半导体芯片与第二半导体芯片之间；第二基底，设置在第二半导体芯片上，其中，第二基底基本覆盖第二半导体芯片的顶表面；以及成型层，设置在第一基底与第二基底之间。2.根据权利要求1所述的半导体封装件，其中，第一半导体芯片具有与第二半导体芯片的厚度基本相同的厚度。3.根据权利要求1所述的半导体封装件，其中，第二半导体芯片的顶表面沿着与第二半导体芯片的顶表面平行的方向与成型层的顶表面基本对齐。4.根据权利要求1所述的半导体封装件，其中，第一半导体芯片包括穿透第一半导体芯片的通电极，第一半导体芯片包括面对第一基底的有源表面，第二半导体芯片包括面对第一半导体芯片的有源表面。5.根据权利要求1所述的半导体封装件，其中，第一半导体芯片包括堆叠在第一基底上方的多个第一半导体芯片。6.根据权利要求5所述的半导体封装件，其中，粘合层还设置在所述多个第一半导体芯片中的相邻的第一半导体芯片之间。7.根据权利要求1所述的半导体封装件，其中，粘合层具有比第一半导体芯片和第二半导体芯片的宽度大的宽度。8.根据权利要求1所述的半导体封装件，所述半导体封装件还包括位于第一半导体芯片与第二半导体芯片之间的凸块，其中，凸块将第二半导体芯片电连接到第一半导体芯片。9.根据权利要求1所述的半导体封装件，其中，第一基底包括：氮化硅层，位于第一基底的底表面上；以及外部互连端子，位于第一基底的底表面上，其中，外部互连端子电连接到第一半导体芯片。10.根据权利要求1所述的半导体封装件，其中，第一基底包括基体半导体芯片，基体半导体芯片包括穿透基体半导体芯片的基体通电极，其中，第一半导体芯片电连接到基体半导体芯片。11.一种制造半导体封装件的方法，所述方法包括：在第一基底的顶表面上安装芯片堆叠件，每个芯片堆叠件包括多...

【专利技术属性】
技术研发人员：赵京淳，吉明均，柳翰成，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR