多芯片集成封装结构及其封装方法技术

本发明专利技术公开了一种多芯片集成封装结构以及防范，包括框架基岛，所述框架基岛上装贴有两个第一MOS芯片，在第一MOS芯片表面部分区域上分别装贴第一铜片，第一铜片连接框架基岛的脚位，在第一铜片的上方分别贴装有一个第二MOS芯片，在两个第二MOS芯片上方装贴有一个第二铜片，第二铜片电连接两个第二MOS芯片，且连接框架基岛的脚位，在第二铜片的上方装贴有控制芯片，每个第一MOS芯片和第二MOS芯片上均设置有一个用于连接控制芯片的引脚，且通过连接线连接控制芯片的控制端，所述控制器上的未连接MOS芯片的引脚连接框架基岛的脚位。通过层叠封装的方式，可以大大较少芯片的尺寸体积，从而满足小型化微型化使用需求，且连接片和铜片的销孔设计，可以满足不同的铜片高度连接要求，方便与框架基岛进行连接。

Multi chip integrated packaging structure and its encapsulation method

【技术实现步骤摘要】
多芯片集成封装结构及其封装方法
本专利技术涉及芯片封装
，具体涉及多芯片集成封装技术及马达驱动方案运用领域。
技术介绍
现有的马达驱动方案中，一般采用控制芯片+分立器件结构方案，如图1所示，该结构分立器件制作麻烦，实际使用故障率较高，维修检测较为繁琐，单位成本较高，体积较大。该结构无法在小型化及微型化电路结构中得到运用。控制芯片+驱动集成结构方案如图2所示，该结构虽然改良了结构1中分立器件制作麻烦实际使用故障率高及面积较大的问题，将分立器件改成集成结构，但仍无法满足小型及微型化电路结构需求。
技术实现思路
本实用要解决的技术问题是：1、马达驱动方案结构小型化及微型化结构。2、解决现有的多芯片集成封装繁琐，封装结构尺寸较大的技术问题。为了解决上述技术问题，本专利技术采用的技术方案是：一种多芯片集成封装结构，包括框架基岛，所述框架基岛上装贴有两个第一MOS芯片，在第一MOS芯片表面部分区域上分别装贴第一铜片，第一铜片连接框架基岛的脚位，在第一铜片的上方分别贴装有一个第二MOS芯片，在两个第二MOS芯片上方装贴有一个第二铜片，第二铜片电连接两个第二MOS芯片，且连接框架基岛的脚位，在第二本文档来自技高网...

【技术保护点】
一种多芯片集成封装结构，包括框架基岛，其特征在于：所述框架基岛上装贴有两个第一MOS芯片，在第一MOS芯片表面部分区域上分别装贴第一铜片，第一铜片连接框架基岛的脚位，在第一铜片的上方分别贴装有一个第二MOS芯片，在两个第二MOS芯片上方装贴有一个第二铜片，第二铜片电连接两个第二MOS芯片，且连接框架基岛的脚位，在第二铜片的上方装贴有控制芯片，每个第一MOS芯片和第二MOS芯片上均设置有一个用于连接控制芯片的引脚，且通过连接线连接控制芯片的控制端，所述控制器上的未连接MOS芯片的引脚连接框架基岛的脚位。

【技术特征摘要】
1.一种多芯片集成封装结构，包括框架基岛，其特征在于：所述框架基岛上装贴有两个第一MOS芯片，在第一MOS芯片表面部分区域上分别装贴第一铜片，第一铜片连接框架基岛的脚位，在第一铜片的上方分别贴装有一个第二MOS芯片，在两个第二MOS芯片上方装贴有一个第二铜片，第二铜片电连接两个第二MOS芯片，且连接框架基岛的脚位，在第二铜片的上方装贴有控制芯片，每个第一MOS芯片和第二MOS芯片上均设置有一个用于连接控制芯片的引脚，且通过连接线连接控制芯片的控制端，所述控制器上的未连接MOS芯片的引脚连接框架基岛的脚位。2.根据权利要求1所述的多芯片集成封装结构，其特征在于：框架基岛的一侧设置有三个脚位用于连接第一铜片和第二铜片，另一侧设置有六个脚位，用于连接控制芯片。3.根据权利要求2所述的多芯片集成封装结构，其特征在于：每个第一铜片由两个矩形部分和一个梯形部分组成，梯形的上下底边分别与两个矩形的边重合，其中边长较短的矩形位于框架基岛其中一个引脚上方。4.根据权利要求3所述的多芯片集成封装结构，其特征在于：位于第一MOS芯片和第二M...

【专利技术属性】
技术研发人员：刘桂芝，付强，马丙乾，罗卫国，段世峰，
申请(专利权)人：无锡麟力科技有限公司，上海南麟电子股份有限公司，
类型：发明
国别省市：江苏,32