一种三层堆叠的固定衰减器射频芯片制造技术

本实用新型专利技术涉及半导体射频芯片制造领域，其公开了一种三层堆叠的固定衰减器射频芯片，解决传统固定衰减器芯片、无源馈电网络分离式设计，造成系统封装中能够集成的芯片数量很有限的问题。该芯片包括：位于上、中、下三层的固定衰减器射频芯片、无源馈电网络射频芯片及无源带状传输线芯片；通过凸点键合使得三个芯片形成整体，减小体积；由于无源馈电网络采用芯片集成设计，一颗芯片中可集成两路无源直流滤波馈电网络射频电路，可对两个射频功能芯片进行馈电，增加了同一封装内功能芯片的数量，此外，集成了与固定衰减器射频芯片射频信号传送方向垂直交叉的无源带状传输线，在垂直方向上增加功能芯片信号通路设计，也增加了同一封装内功能芯片的数量。

【技术实现步骤摘要】
一种三层堆叠的固定衰减器射频芯片
本技术涉及半导体射频芯片制造领域，特别涉及一种三层堆叠的固定衰减器射频芯片。
技术介绍
在现有设计中，如图1所示，固定衰减器射频芯片1和无源馈电网络2采用分离的设计模式；固定衰减器射频芯片1作用是将射频信号进行衰减后传输至有源射频功能芯片3，无源直流滤波馈电网络2多采用混合电路集基片部分设计完成，在电路基片上安装射频电感和电容，完成对有源射频功能芯片3的馈电功能。现有产品中，采用分离式设计的固定衰减器射频芯片1和无源馈电网络2占用体积大，且由于加电方向和加电形式限制，一个无源馈电网络2只能为一个射频芯片加电，所以在系统封装(SIP)过程中，一个封装所能集成的芯片数量非常有限。此外，现有技术中的带状传输线主要用于多层电路的射频信号的传输，在平面电路中无法解决射频信号交叉的问题，进一步限制了一个封装内所能集成的芯片数量。
技术实现思路
本技术所要解决的技术问题是：提出一种三层堆叠的固定衰减器射频芯片，解决传统技术中固定衰减器射频芯片与无源馈电网络采用分离式设计，且平面电路中无法解决射频信号交叉问题，造成系统封装中能够集成的芯片数量非常有限的问题。本技术解决其技术本文档来自技高网...

【技术保护点】
一种三层堆叠的固定衰减器射频芯片，其特征在于，包括：位于顶层的固定衰减器射频芯片、位于中层的无源馈电网络射频芯片以及位于底层的无源带状传输线芯片，所述固定衰减器射频芯片与所述无源馈电网络射频芯片以及所述无源带状传输线芯片对位堆叠键合成一个整体：所述固定衰减器射频芯片的背面上设计有位于上部位置的第一连接凸点(4)、第二连接凸点(5)和第三连接凸点(6)，位于下部位置的第四连接凸点(7)、第五连接凸点(8)和第六连接凸点(9)；所述无源馈电网络射频芯片的正面上设计有位于上部位置的第七连接凸点(10)和第九连接凸点(12)，位于下部位置的第十连接凸点(13)和第十二连接凸点(15)；在所述无源馈电网...

【技术特征摘要】
1.一种三层堆叠的固定衰减器射频芯片，其特征在于，包括：位于顶层的固定衰减器射频芯片、位于中层的无源馈电网络射频芯片以及位于底层的无源带状传输线芯片，所述固定衰减器射频芯片与所述无源馈电网络射频芯片以及所述无源带状传输线芯片对位堆叠键合成一个整体：所述固定衰减器射频芯片的背面上设计有位于上部位置的第一连接凸点(4)、第二连接凸点(5)和第三连接凸点(6)，位于下部位置的第四连接凸点(7)、第五连接凸点(8)和第六连接凸点(9)；所述无源馈电网络射频芯片的正面上设计有位于上部位置的第七连接凸点(10)和第九连接凸点(12)，位于下部位置的第十连接凸点(13)和第十二连接凸点(15)；在所述无源馈电网络射频芯片的上部位置和下部位置还分别设置有为双面连接凸点的第八连接凸点(11)和第十一连接凸点(14)；所述无源带状传输线芯片的正面上设计有位于上部位置的第十三连接凸点(16)、位于下部位置的第十四连接凸点(17)；所述第一连接凸点(4)和第三连接凸点(6)分别与第七连接凸点(10)和第九连接凸点(12)对位键合；所述第四连接凸点(7)和第六连接凸点(9)分别与第十连接凸点(13)和第十二连接凸点(15)对位键合；第八连接凸点(11)和第十一连接凸点(14)的正面分别与第二连接凸点(5)和第五连接凸点(8)对位键合；第八连接凸点(11)和第十一连接凸点(14)的背面分别与第十三连接凸点(16)和第十四连接凸点(17)对位键合；所述固定衰减器射频芯片采用共面波导和微带线相结合的传输模式，其包括输入端口(S1)、输出端口(S2)、接地端、衰减网络、传输线电路；所述衰减网络通过传输线电...

【专利技术属性】
技术研发人员：刘丽，
申请(专利权)人：成都汉芯国科集成技术有限公司，
类型：新型
国别省市：四川,51