基于SRAM的可自毁验证电路制造技术

本揭露公开一种基于SRAM的可自毁验证电路。本揭露还提供一种存储器装置，其包括：存储器位阵列，其包含多个存储器位，其中各存储器位经配置以在所述存储器装置被电力开启时呈现初始逻辑状态；以及擦除电路，其耦合到所述存储器位阵列，且经配置以更改所述存储器位的至少一者的固有特性以更改所述至少一个存储器位的所述初始逻辑状态。

Self destruct verification circuit based on SRAM

The disclosure is disclosed a self destruct verification circuit based on SRAM. This disclosure also provides a memory device comprising: a memory array comprising a plurality of memory, each memory bit is configured to device in the memory is presented when the initial power on the logic state; and erase circuit, which is coupled to the memory array position, the initial state and the logic the inherent characteristics of the memory configuration to change the position of at least one of the changes to the at least one memory bit.

【技术实现步骤摘要】
基于SRAM的可自毁验证电路
本揭露涉及基于SRAM的可自毁验证电路。
技术介绍
随着集成电路在电子装置(其针对各种不同应用提供不同类型的信息)中的使用渐增，愈加需要恰当保护可存储于电子装置内的敏感及/或关键信息，以将对此信息的存取仅限于具有存取所述信息的权限的其它装置。应用的一些实例包括装置的验证、装置内的机密信息的保护及保全两个或多于两个装置之间的通信。物理不可复制功能(PUF)为常在集成电路内的物理结构，其响应于到PUF的输入(例如，查问/请求)而提供数个对应输出(例如，响应)。各PUF提供一或多组请求-响应对。可凭借由PUF所提供的这些请求-响应对而建立集成电路的识别码。在建立识别码的情况下，可在装置之间提供安全通信。PUF也可用于既有验证目的，以替代将识别码指派到电子装置的当前方法。由于PUF是基于工艺的固有性质，所以PUF具有胜过将识别码记录在装置上(此可更容易模仿及/或反向工程化)的常规验证方法的各种优点。
技术实现思路
在实施例中，公开一种存储器装置。所述存储器装置包括：存储器位阵列，其包含多个存储器位，其中各存储器位经配置以在所述存储器装置被电力开启时呈现初始逻辑状态；以及擦除电路，其耦合到所述存储器位阵列，且经配置以更改所述存储器位的至少一者的固有特性以更改所述至少一个存储器位的所述初始逻辑状态。在另一实施例中，一种存储器装置包括：存储器位阵列，其包含多个存储器位，其中各存储器位经配置以在所述存储器装置被电力开启时呈现初始逻辑状态；窜改传感器，其耦合到所述存储器位阵列，且经配置以检测是否对所述存储器位阵列执行窜改动作；以及擦除电路，其耦合到所述存储器位阵列及所述窜改传感器，且经配置以响应于经检测窜改动作而更改所述存储器位的至少一者的固有特性以便更改所述至少一个存储器位的所述初始逻辑状态。又在另一实施例中，一种方法包括：使包含多个存储器位的存储器装置的存储器阵列电力开启以引起各存储器位呈现初始逻辑状态；确定是否存在窜改动作；响应于窜改动作的存在，将高电压提供到至少一个存储器位以便更改所述至少一个存储器位的固有特性，其中所述经更改固有特性擦除所述至少一个存储器位的所述初始逻辑状态。附图说明当结合附图阅读时，从以下详细描述最佳理解本揭露的方面。应注意，各种特征不必按比例绘制。事实上，为了清楚论述，各种特征的尺寸可任意增大或缩小。图1描绘根据一些实施例的包括耦合到静态随机存取存储器(SRAM)块的擦除电路的存储器装置的示范性块图。图2A描绘根据一些实施例的图1的SRAM块的一部分的示范性电路图。图2B描绘根据一些实施例的图1的擦除电路的一部分的示范性示意电路图。图3A描绘根据一些实施例的当图2B的擦除电路执行擦除程序时的图2A的SRAM块的预充电单元及存储器位的等效电路图。图3B描绘根据一些实施例的图3A的等效电路图的另一简化电路图。图4描绘根据一些实施例的用以对由图1的存储器装置产生的PUF签名执行擦除程序的方法的流程图。具体实施方式以下揭露描述用于实施标的的不同特征的各种示范性实施例。在下文中描述组件及布置的特定实例以简化本揭露。当然，其等仅为实例且不意图为限制性的。例如，应理解当元件被称为“连接到”或“耦合到”另一元件时，其可直接连接到或耦合到所述另一元件，或可存在一或多个中介元件。物理不可复制功能(PUF)通常用于验证及密钥存储而不需要安全的电可擦除可编程只读存储器(EEPROM)(或其它非易失性存储器的任何者)及/或其它昂贵硬件(例如，电池供电的静态随机存取存储器)。代替将秘密存储于数字存储器中，PUF从集成电路(IC)的物理特性导出秘密。PUF是基于以下理念：即使使用相同工艺来制造多个IC，各IC仍可归因于制造可变性而略微不同。PUF利用此可变性来导出IC的各者独有的“秘密”信息(例如，硅“生物测定”)。通常，此秘密信息被称为IC的“签名”。此外，归因于定义签名的制造可变性，我们甚至在全面了解IC的设计的情况下仍无法制造两个相同的IC。IC的各种类型的可变性可用来定义此签名，举例来说，例如，(若干)门延迟、静态随机存取存储器(SRAM)装置的(若干)电力开启状态及/或IC的多种物理特性的任何者。在上文所提供的静态随机存取存储器(SRAM)装置的(若干)电力开启状态的实例中，即使SRAM装置包括对称单元(位)，但在SRAM装置被电力开启时，制造可变性仍可引起SRAM装置的各位趋于呈高状态(即，逻辑“1”)或一低状态(即，逻辑“0”)。位的此初始电力开启状态跨整个SRAM装置随机分布，此引起可由PUF定义的可变性以产生SRAM装置的独有签名。通常，通过使用SRAM装置的(若干)电力开启状态产生PUF签名可称为“基于电力开启SRAM的PUF”。虽然位的初始电力开启状态是随机分布的，但是存在用以举例来说(例如)使用微探测装置、延迟电路等复制及/或确定随机分布的初始电力开启状态的一些窜改技术。这些窜改技术继而可损及产生的PUF签名的可靠性。因此，既有的基于电力开启SRAM的PUF尚未在每一方面完全令人满意。本揭露的实施例提供用以通过使用耦合到存储器装置的擦除电路而更改所述存储器装置的PUF签名的一或多个位的各种系统及方法。更明确来说，所公开的系统及方法中的擦除电路更改存储器装置的各位的至少一个固有特性(例如，阈值电压)，进而更改存储器装置的位的初始电力开启状态。因此，基于更改之前的位的初始电力开启状态产生的PUF签名可不再存在(即，其“被擦除”)，且在一些实施例中，可基于继更改之后的位的初始电力开启状态产生一新的PUF签名。此外，在一些实施例中，由擦除电路执行的此变动程序可在检测到窜改程序之后发生，且检测可由耦合到擦除电路的窜改传感器执行。因而，擦除电路可有利地防止基于初始电力开启状态产生的PUF签名受到损害(例如，被模仿)。图1描绘根据各种实施例的存储器装置100的示范性框图。在图1所描绘的实施例中，存储器装置100包括存储器块102、验证电路108、擦除电路110、控制逻辑电路112及窜改传感器114。更明确来说，验证电路108耦合到存储器块102，且擦除电路110耦合于存储器块102与控制逻辑电路112之间。因而，控制逻辑电路112可经配置以控制擦除电路110及/或存储器块102，此将在下文进一步详细描述。仍更明确来说，擦除电路110进一步耦合到还耦合到存储器块102的窜改传感器114。虽然，在图1所描绘的实施例中，为清楚描绘的目的，各组件展示为单独块，但在一些其它实施例中，图1中所示的一些或全部组件可整合在一起。例如，存储器块102可包括嵌入式验证电路(例如，108)。更明确来说，在图1的存储器块102中，存储器块102可为静态随机存取存储器(SRAM)块，其包括预充电电路104、存储器位阵列106及输入/输出(I/O)电路116。预充电电路104耦合到存储器位阵列106，且I/O电路116耦合到存储器位阵列106。虽然图1的所描绘实施例提供SRAM块，但多种存储器块(例如，RRAM块、DRAM块、MRAM块等)的任何者可实施为存储器块102，同时保持在本揭露的范围内。在一些实施例中，存储器位阵列106包括布置成列-行配置的多个位(或单元)，其中各位布置于对应列及对应行本文档来自技高网...

【技术保护点】
一种存储器装置，其包含：存储器位阵列，其包含多个存储器位，其中各存储器位经配置以在所述存储器装置被电力开启时呈现初始逻辑状态；以及擦除电路，其耦合到所述存储器位阵列，且经配置以更改所述存储器位的至少一者的固有特性以更改所述至少一个存储器位的所述初始逻辑状态。

【技术特征摘要】
2016.10.04 US 15/284,8761.一种存储器装置，其包含：存储器位阵列，其包含多个存储器位，其中各存储器位经配置...

【专利技术属性】
技术研发人员：吕士濂，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71