【技术实现步骤摘要】
本专利技术是一种集成电路后端验证工具的集成方法，属于计算机辅助设计CAD领域，尤其涉及集成电路设计验证领域，主要是相关验证工具的集成方法。
技术介绍
集成电路的设计过程中，后端设计验证是非常重要的一步，它涉及的工具有版图与原理图比对(Layout Vesus Schematic，LVS)、设计规则检查(Design Rule Check,DRC), 寄生参数提取(Parasitic Parameter Extraction，PEX)等。通常提供设计工具的厂商都有自己的一整套平台工具及用户界面，相互之间调用也比较方便。但是，如果要采用多家设计厂商的设计工具时，它们之间的集成就比较麻烦。尤其是一些新的单点的工具，例如仅仅是提供寄生参数提取功能的工具，需要插入到其它厂商的设计流程中时，会遇到很多问题。另夕卜，由于验证工具众多，不同的验证工具在支持的数据格式、运行环境等有相当大的差异。一个好的集成电路验证平台需要为用户提供一个方便易用的集成环境，至少要有如下一些功能设置用户输入输出文件、设计规则命令文件、启动工具的运行、结果查看和分析等。怎样提供一种方法，使得能够在可扩...
【技术保护点】
【技术特征摘要】
1.一种集成电路后端验证工具的集成方法，其特征在于，包含以下几个技术特征①通过定义一组标准命令，为每个验证工具提供一个容器进程；②采用多线程管道实现命令处理流程。2.根据权利要求1所述的集成电路后端验证工...
【专利技术属性】
技术研发人员：王勇，黄国勇，
申请(专利权)人：北京晶智意达科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。