具天线导体的集成电路装置及其制造方法制造方法及图纸

技术编号:3173370 阅读:159 留言:0更新日期:2012-04-11 18:40
一种具天线导体的集成电路装置的制造方法,包含:    提供具有多个集成电路元件的一晶片;    形成一第一天线导体于每个集成电路元件的表面上;    以网版印刷方式形成多个金属凸块于该第一天线导体上方;    涂布一绝缘层,以封装该多个集成电路元件,该绝缘层覆盖该多个金属凸块;    移除该绝缘层的一部分以露出每个金属凸块的顶部;及    以网版印刷方式形成一第二天线导体于该绝缘层上方。

【技术实现步骤摘要】

本专利技术是关于一种集成电路装置及其制造方法,尤其关于具天线导体的 集成电路装置。
技术介绍
图1A显示公知具天线导体的电子装置10,其包含电路板11、天线导体 12及IC芯片13;天线导体12及IC芯片13是直接设置在电路板11上,并 藉由焊线14相互连结。图1B显示另一种与图1A相似的公知电子装置10,, 其天线导体12也是直接设置在电路板11上,而IC芯片15则是利用凸块16 以倒装芯片方式与天线导体12连结。上述IC芯片13及15通常是已完成封 装的芯片。换言之,公知的天线导体12是先设置在电路板11上,当IC芯 片13或15进行表面粘装(Surface Mounting)时才一颗一颗地与天线导体连 结。上述的技术缺点在于,将天线导体12设置在电路板11上会占据较大空 间而阻碍电子产品整体体积的缩小。而且IC芯片13及15需一颗一颗地与 天线导体12连结,这也会使后段组装的复杂度增加。继上述电子装置IO与IO,,为了更节省空间,又发展出另一种如图2所 示的电子装置20。电子装置20是以半导体薄膜工艺直接将天线导体22制作 在IC芯片23表面上并以传统的半导体工艺进行封装,须耗费相当高的成本。 况且,相对电路板11, IC芯片的表面积很小,所以其表面上所形成的天线 也只能作短距离传输。图2所示的电子装置20如果还要外加天线以求更远 的传输距离, 一般的作法会回到如图1A及图1B的传统方式,将此外加天 线先设置在电路板11上,然后又必须再将封装好的IC芯片23 —颗一颗地 与此外加天线连结,所以之前所述的缺点又会再度产生。因此,需要一种新颖的作法与结构来改善公知技术所产生的问题。
技术实现思路
本专利技术是提供一种晶片级封装具天线导体集成电路装置的方法。所谓晶片级封装是指,例如一片晶片上有30K颗芯片,先以一片晶片为单位将这 30K颗芯片同时完成封装,然后再进行芯片切刻。本专利技术具天线导体集成电 路装置的制作是将网板印刷方式整合于晶片级封装工艺中,故相较于公知技 术更具有生产效率高的优点。本专利技术更采用网版印刷方式将金属凸块或天线导体制作于芯片表面上 方,具有工艺简单成本降低的优点。此外,本专利技术更进一步提出具多层天线导体结构的集成电路装置,使天 线导体的长度不会仅局限于单一芯片的有限表面积。于一实施例,本专利技术提供一种天线导体的集成电路装置的制造方法,其 步骤包含提供具有多个集成电路元件的一晶片;形成一第一天线导体于每 个集成电路元件的表面上;以网版印刷方式形成多个金属凸块于该第一天线 导体上方;涂布一绝缘层,以封装该多个集成电路元件,该绝缘层覆盖该多 个金属凸块;移除该绝缘层的一部分以露出每个金属凸块的顶部;及以网 版印刷方式形成一第二天线导体于该绝缘层上方。于另一实施例,本专利技术提供另一种具天线导体的集成电路的制造方法, 其步骤包含提供具有多个集成电路元件的一晶片,每个集成电路元件的表 面具有一电极及一介电层,该电极嵌设在该介电层中;形成一天线导体于该 表面上,该天线导体具有一第一端及一第二端;以网版印刷方式形成多个金 属凸块分别设置于该第一端及该第二端上方;涂布一绝缘层,以封装该多个 集成电路元件,该绝缘层覆盖该多个金属凸块;及移除该绝缘层的一部分以 露出每个金属凸块的顶部。附图说明图1A、图1B及图2是显示公知的具天线导体的电子装置; 图3A至9A是以上视图显示本专利技术具天线导体的集成电路装置的制造 过程;图3B至9B是以剖面图显示本专利技术具天线导体的集成电路装置的制造过程。主要附闺标记说明10,10,,20 电子装置 11电路板12、 22 天线导体 13、 15、 23 IC芯片,14焊线30晶片32介电层34第二电才及41第一天线导体43,44, 83, 84端点50金属凸块80第二图案化导体层82第二导电接点16凸块31集成电路元件33第一电极40第一图案化导体层42第一导电接点43a, 33a, 42a, 34a介面60绝缘层81第二天线导体90保护层91集成电路芯片具体实施方式以下将参考附图示范本专利技术的优选实施例。附图中相似元件是采用相同 的附图标记。应注意为清楚呈现本专利技术,附图中的各元件并非按照实物的比 例绘制,而且为避免模糊本专利技术的内容,以下说明亦省略公知的零组件、相 关材料、及其相关处理技术。图3A、 B至图9A、 B例示本专利技术的一实施例。图3A为一晶片30的 上视图,图3B为晶片30沿图3A的虚线H'的剖面图。同样地,本文图4A 至9A亦为后续各步骤的晶片30的上视图,4B至9B则为其对应图中虛线 I-I'的剖面图。本专利技术所提供的晶片30为具有多个集成电路元件31的晶片。图3A仅 显示其中两个,意即虚线A-A,与B-B,区间代表一个集成电路元件31,虚线 B-B与C-C,区间则代表另一个。集成电路元件31可有多种变化,例如可为 射频IC (RFID)、任一种MOSFET或LED等等。集成电路元件31的表面具 有介电层32。介电层32中嵌设第一电极33及第二电极34,用以连接后续 将要制作的天线导体。上述的结构可在以半导体工艺制作集成电路元件31 时一并完成。接着,如图4A及4B所示,形成第一图案化导体层40于每个集成电路 元件31的表面上。第一图案化导体层40包含第一天线导体41及第一导电 接点42。第一天线导体41具有两个端点43及44,端点43连结第一电极33, 端点44则被第一天线导体41以线圈状环绕。端点44是设置在端点43与第一导电接点42之间。第一导电接点42是用来导通之后所要形成的导体层。 第一图案化导体层40的形成方式可采用后续介绍的印刷工艺。然而,如果 需要较多线圏圏数及较细的线路,也可运用薄膜电镀工艺。应注意,第一天 线导体41中的端点43是优选地具有比第一电极33较大的横截面积;同样 地第一导电接点42也以具有比第二电极34较大的横截面积为宜,如图4B 所示。换言之,第一天线导体41与第一电极33连结的介面43a是大于第一 电极33与第一天线导体41连结的介面33a;第一导电接点42与第二电极 34连结的介面42a是大于第二电极34与第一天线导体41连结的介面34a。 这样的设计可用来扩大导电层的可接触面,以使后续的印刷工艺更容易进 行。接着,如图5A-5B所示,以网版印刷方式,形成多个金属凸块50于第 一天线导体的两端点43、 44及第一导电接点42的上方。网版印刷方式是指, 例如以经蚀刻或激光切割的一图案化网版(优选为一钢板)为掩模,利用印刷 机将导体材料通过网版上的开孔印刷至集成电路元件31表面上以形成金属 凸块50。导体材料可为如铜、银、或锡膏的金属或非金属的导电高分子材料, 而且也可视需要掺杂其它高分子粘着剂,例如环氧树脂等等。第一图案化导 体层40印刷完成后可经由高温烧结以达成良好的导电性。金属凸块50的厚 度以大于第一图案化导体层40的厚度为宜,优选的范围在20 70um之间。然后,如图6A-6B所示,均匀涂布一绝缘层60于晶片30上方,以同时 封装晶片30上方所有的集成电路元件31。详言之,绝缘层60是覆盖介电层 32、第一图案化导体层40、及金属凸块50。绝缘层60的材料优选为液态的 高分子材料,例如环氧树月旨(Epoxy)、聚酰本文档来自技高网
...

【技术保护点】
一种具天线导体的集成电路装置的制造方法,包含:提供具有多个集成电路元件的一晶片;形成一第一天线导体于每个集成电路元件的表面上;以网版印刷方式形成多个金属凸块于该第一天线导体上方;涂布一绝缘层,以封装该多个集成电路元件,该绝缘层覆盖该多个金属凸块;移除该绝缘层的一部分以露出每个金属凸块的顶部;及以网版印刷方式形成一第二天线导体于该绝缘层上方。

【技术特征摘要】
1. 一种具天线导体的集成电路装置的制造方法,包含提供具有多个集成电路元件的一晶片;形成一第一天线导体于每个集成电路元件的表面上;以网版印刷方式形成多个金属凸块于该第一天线导体上方;涂布一绝缘层,以封装该多个集成电路元件,该绝缘层覆盖该多个金属凸块;移除该绝缘层的一部分以露出每个金属凸块的顶部;及以网版印刷方式形成一第二天线导体于该绝缘层上方。2. 如权利要求1所述的制造方法,其中每个集成电路元件具有一第一 电极及一第二电极,该第一天线导体具有一第一端及一第二端,该第一电极 连结该第一端,该第一天线导体是以线圈状环绕该第二端。3. 如权利要求2所述的制造方法,其中该第一天线导体与该第一电极 连结的介面是大于该第一电极与该第一天线导体连结的介面。4. 如权利要求2所述的制造方法,更包含以网版印刷方式形成一第一 导电接点于该每个集成电路元件的表面上,该第一导电接点连结该第二电 极。5. 如权利要求4所述的制造方法,其中该第一导电接点与该第二电极 连结的介面是大于该第二电极与该第一导电接点连结的介面。6. 如权利要求4所述的制造方法,其中该第二端位在该第一导电接点 与该第一端之间。7. 如权利要求4所述的制造方法,其中该多个金属凸块是分别设置在 该第一端、该第二端、及该第一导电接点上方。8. 如权利要求4所述的制造方法,其中该第二天线导体具有一第三端, 该第三端是位该第二电极的上方,并透过该多个金属凸块其中之一与该第一 导电接点连结。9. 如权利要求4所述的制造方法,其中该第二天...

【专利技术属性】
技术研发人员:黄禄珍陈伯钦马玉林
申请(专利权)人:相丰科技股份有限公司
类型:发明
国别省市:71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1