一种半导体结构制造技术

本实用新型专利技术提供一种半导体结构，包括：衬底、导电互连结构、绝缘被覆层、绝缘气封层及线路间绝缘气囊；所述绝缘被覆层形成于导电互连结构中线路结构暴露的表面，且在所述线路结构之间形成有沟槽；所述绝缘气封层形成于绝缘被覆层上，并闭所述沟槽的开口，以形成在所述线路结构之间的线路间绝缘气囊，所述线路间绝缘气囊在所述绝缘被覆层的限制下不显露所述线路结构，并且在所述绝缘气封层的限制下具有高度不超过所述线路结构的上表面。本实用新型专利技术可以在不影响导电结构隔离效果的前提下，有效改善器件阻容延迟、降低导电线路之间的寄生电容、提高电子传输速率。并且线路间绝缘气囊的存在还可以降低绝缘气封层中的应力，有利于提高器件的稳定性。

A semiconductor structure

The utility model provides a semiconductor structure includes a substrate, a conductive interconnect structure, an insulating coating layer, insulating gas seal and line insulation airbag; the insulating coating layer is formed on the exposed surface of the circuit structure conductive interconnect structure, and a groove is formed between the wiring structure; the insulating gas seal formation in the insulating coating layer, the opening and closing of the trench, which is formed between the circuit structure of line insulation bag, the line between the air insulation insulation coating layer in the limit does not reveal the circuit structure, with a height of not more than the upper surface of the circuit structure and gas insulation seal in the limit. Under the premise of not affecting the isolation effect of the conductive structure, the utility model can effectively improve the resistance capacitance delay of the device, reduce the parasitic capacitance between the conductive lines, and improve the electronic transmission rate. And the existence of insulated air bag between lines can also reduce the stress in the insulating gas seal, which is beneficial to improve the stability of the device.

【技术实现步骤摘要】
一种半导体结构
本技术属于集成电路制造领域，涉及一种半导体结构。
技术介绍
美国专利US6653223B1公开了一种在微电子制造中形成双镶嵌孔的方法，其采用图案化的第一介电层来限定通孔的至少一部分。图案化的第一电介质层上覆盖有第二介电层，且第二介电层在通孔位置处形成有空隙，从而形成不完全填充的通孔。因此，当在所述第二介电层中形成与通孔邻接的沟槽时，在由不完全填充的通孔形成的重新打开的通孔的过程中，空隙提供增强的尺寸控制。也就是说，在集成电路制造中，空隙可以被利用来增强对双镶嵌孔的尺寸控制。介质层中的空隙也可以有其它用途。例如，由于空气的介电常数只有1.005，远低于二氧化硅的介电常数3.9，根据公式其中C为电容，ε为介电常数，A为金属极板的相对面积，d为金属极板之间的距离(或者介电层的厚度)，相对于采用二氧化硅介电层的电容器，当电容器采用空气介电层时，其电容将大大降低。而在集成电路(例如动态随机存取存储器，简称DRAM)的后道(BEOL)工艺中会形成金属互连结构，其包括多层金属线路，相邻金属线路层之间导电柱层连接，并通过介电层隔离，若在介电层中制作空洞结构，将获得更低的寄生电容，减少的阻容(RC)延迟以及更快的电子传输速率，从而提升器件性能。因此，如何提供一种半导体结构，以在介电层中形成位置、尺寸可控的线路间绝缘气囊，同时保证金属线之间具有良好的隔离，成为本领域技术人员亟待解决的一个重要技术问题。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种半导体结构，用于解决现有技术中金属线之间RC延迟严重、寄生电容大、电子传输速率低的问题。为实现上述目的及其他相关目的，本技术提供一种半导体结构，包括：衬底；导电互连结构，设置于所述衬底的一表面上；所述导电互连结构包括第一导电层，所述第一导电层包括若干分立设置的线路结构；绝缘被覆层，形成于所述线路结构暴露的表面，所述绝缘被覆层在所述线路结构之间形成有沟槽；绝缘气封层，形成于所述绝缘被覆层上，其中，所述绝缘气封层封闭所述沟槽的开口，以形成在所述线路结构之间的线路间绝缘气囊，所述线路间绝缘气囊在所述绝缘被覆层的限制下不显露所述线路结构，并且所述线路间绝缘气囊在所述绝缘气封层的限制下具有高度不超过所述线路结构的上表面。可选地，所述线路结构包括自下而上依次连接的线路底层、线路主层及线路顶层，所述线路底层的底面形成于第一平面，所述线路顶层的顶面形成于第二平面，所述线路间绝缘气囊的顶端不高于所述第二平面，所述线路间绝缘气囊的底端不低于所述第一平面。可选地，所述导电互连结构包括后线结构，所述线路主层的材料包括铜、铝中的至少一种，所述线路底层与所述线路顶层用于限制所述线路主层的金属扩散。可选地，所述线路顶层的横截面尺寸大于所述线路主层的横截面尺寸。可选地，所述线路间绝缘气囊的宽度范围是64.5-74.5nm，高度范围是91-111nm。可选地，所述线路间绝缘气囊中的气体包括氧气、氢气、氦气、硅烷、氧气中的一种或多种；所述线路间绝缘气囊中的压强范围是5-30mTorr。可选地，所述沟槽的底部宽度范围是118-138nm，高度范围是500-540nm。可选地，所述绝缘被覆层的厚度范围是68-72nm。可选地，所述绝缘气封层的硬度大于所述绝缘被覆层的硬度。可选地，所述绝缘被覆层和所述绝缘气封层的材料皆包括二氧化硅，所述绝缘气封层的结晶度大于所述绝缘被覆层的结晶度。可选地，所述绝缘被覆层在所述沟槽的开口两侧形成外突颈部，以利所述沟槽的气密封闭。如上所述，本技术的半导体结构，具有以下有益效果：本技术的半导体结构由于在导电互连结构中的线路间引入了均匀分布的线路间绝缘气囊，可以达到在不影响导电结构隔离效果的前提下，有效改善器件RC延迟、降低导电线路之间的寄生电容、提高电子传输速率的技术效果。并且线路间绝缘气囊的存在还可以降低绝缘气封层中的应力，有利于提高器件的稳定性。附图说明图1显示为一种制造本技术的半导体结构的方法的工艺流程图。图2显示为DRAM的基本结构示意图。图3显示为后线层中包含三层金属层时的示意图。图4显示为所述方法中提供的表面设有导电互连结构的衬底的结构示意图。图5显示为所述方法中在所述线路结构暴露的表面形成绝缘被覆层的示意图。图6显示为所述方法中在一控片上沉积与所述绝缘被覆层相同材料的薄膜的示意图。图7a显示为所述方法中在所述绝缘被覆层上形成绝缘气封层的示意图。图7b显示为所述线路结构中所述线路主层所在的一平面的俯视图。图8显示为所述方法步骤S3中所采用的设备构造框图及晶圆在其中流转的示意图。图9显示为所述方法中采用高密度等离子体化学气相沉积法(HDPCVD)在反应室中沉积所述绝缘气封层的示意图。图10显示为所述方法中所述高频射频电源采用大于9000W的功率时，所述绝缘气封层最终将所述沟槽填满的示意图。图11显示为所述方法中所述高频射频电源采用7000-9000W功率时，所述绝缘气封层中形成有绝缘气囊的示意图。图12显示为所述方法中所述高频射频电源采用1000-3000W功率时，气囊尺寸过大甚至难以封闭的示意图。元件标号说明S1～S3步骤101前线结构层102中线结构层103后线结构层104单元结构层1031第一金属层1032第二金属层1033第三金属层1034金属线路1035线路间电介质1036金属层间电介质1037栓塞2第一导电层21第一线路结构22第二线路结构201线路底层202线路主层203线路顶层204沟槽3绝缘被覆层301外突颈部4控片401中间部位402边缘部位5绝缘气封层6线路间绝缘气囊7晶圆8反应室9底座10高频射频电源11低频射频电源12等离子体具体实施方式以下通过特定的具体实例说明本技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本技术的其他优点与功效。本技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本技术的精神下进行各种修饰或改变。请参阅图1至图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本技术的基本构想，遂图式中仅显示与本技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。实施例一本技术提供一种半导体结构，如图7a所示，显示为该半导体结构的示意图，包括：衬底；导电互连结构，设置于所述衬底的一表面上；所述导电互连结构包括第一导电层2，所述第一导电层2包括若干分立设置的线路结构；绝缘被覆层3，形成于所述线路结构暴露的表面，所述绝缘被覆层3在所述线路结构之间形成有沟槽；绝缘气封层5，形成于所述绝缘被覆层3上，其中，所述绝缘气封层5封闭所述沟槽的开口，以形成在所述线路结构之间的线路间绝缘气囊6，所述线路间绝缘气囊6在所述绝缘被覆层3的限制下不显露所述线路结构，并且所述线路间绝缘气囊6在所述绝缘气封层5的限制下具有高度不超过所述线路结构的上表面。具体的，所述导电互连结构包括后线结构。作为示例，所述第一导电层2以DRAM(DynamicRandomAccessMemory，动态随机存取存储器)的本文档来自技高网...

【技术保护点】
一种半导体结构，其特征在于，包括：衬底；导电互连结构，设置于所述衬底的一表面上；所述导电互连结构包括第一导电层，所述第一导电层包括若干分立设置的线路结构；绝缘被覆层，形成于所述线路结构暴露的表面，所述绝缘被覆层在所述线路结构之间形成有沟槽；绝缘气封层，形成于所述绝缘被覆层上，其中，所述绝缘气封层封闭所述沟槽的开口，以形成在所述线路结构之间的线路间绝缘气囊，所述线路间绝缘气囊在所述绝缘被覆层的限制下不显露所述线路结构，并且所述线路间绝缘气囊在所述绝缘气封层的限制下具有高度不超过所述线路结构的上表面。

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；导电互连结构，设置于所述衬底的一表面上；所述导电互连结构包括第一导电层，所述第一导电层包括若干分立设置的线路结构；绝缘被覆层，形成于所述线路结构暴露的表面，所述绝缘被覆层在所述线路结构之间形成有沟槽；绝缘气封层，形成于所述绝缘被覆层上，其中，所述绝缘气封层封闭所述沟槽的开口，以形成在所述线路结构之间的线路间绝缘气囊，所述线路间绝缘气囊在所述绝缘被覆层的限制下不显露所述线路结构，并且所述线路间绝缘气囊在所述绝缘气封层的限制下具有高度不超过所述线路结构的上表面。2.根据权利要求1所述的半导体结构，其特征在于：所述线路结构包括自下而上依次连接的线路底层、线路主层及线路顶层，所述线路底层的底面形成于第一平面，所述线路顶层的顶面形成于第二平面，所述线路间绝缘气囊的顶端不高于所述第二平面，所述线路间绝缘气囊的底端不低于所述第一平面。3.根据权利要求2所述的半导体结构，其特征在于：所述导电互连结构包括后线结构，所述线路主层的材料包括铜、铝中的至少一种，所述线路底层与所述线路顶层用于限制所述线路主层的金属扩散。4.根据权利要求2所述的...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：睿力集成电路有限公司，
类型：新型
国别省市：安徽,34