浮栅、具有该浮栅的闪存器件及其制造方法技术

一种浮栅，位于第一浅沟槽隔离和第二浅沟槽隔离之间，并通过隧穿氧化层设置在硅基衬底上。其中，相邻的第一浅沟槽隔离和第二浅沟槽隔离之间，并异于硅基衬底的一侧形成浮栅容置结构，且容置结构与浮栅的结构相匹配，浮栅之外表面积大于以浮栅之与隧穿氧化层相邻的基底为直径形成的圆柱之外表面积。本发明专利技术在第一浅沟槽隔离和第二浅沟槽隔离形成后，通过增加氧化层刻蚀量，使容置结构之内表面积大于以容置结构之紧邻硅基衬底的基板为直径形成的圆柱之外表面，进而在形成浮栅后，浮栅之外表面积大于以浮栅之与隧穿氧化层相邻的基底为直径所形成的圆柱之外表面积，增加控制栅对浮栅包裹的面积，有效的增加耦合率，并改善闪存器件的存储速度。

【技术实现步骤摘要】
浮栅、具有该浮栅的闪存器件及其制造方法
本专利技术涉及半导体制造
，尤其涉及一种浮栅、具有该浮栅的闪存器件及其制造方法。
技术介绍
闪存(Flash)是一种电性可重复编程的只读存储器，由于其发展迅速，现已成为存储器市场的支柱。闪存与其他非挥发性存储器相比，具有诸多优点。与传统的电性可重复编程的只读存储器相比，闪存在进行电擦除和重复编程的工作中，并不需要在系统中加入额外的外部高电压，而且闪存具有存储单元密度大，集成度高，成本低等特点。目前，闪存凭借其优良的性能，被广泛应用在移动通讯、数据处理、智能终端、嵌入式系统等高新技术产业。如个人电脑及其外部设备、汽车电子、网络交换机、互联网设备和仪器仪表，同时还包括新型的数码相机、个人数字助理、智能手机和平板电脑等。随着电子产品被人们越来越多的接受和使用，对闪存的功能、容量、功耗等都会提出更高的要求。具有浮栅(FloatingGate,FG)结构的闪存，具体就是在场效应晶体管(FieldEffectTransistor,FET)中加入浮栅，通过浮栅中电子的状态来存储一个比特的信息，即“0”或“1”。所述浮栅即位于控制栅(ControlGate,CG)和栅氧化层(TunnelOxide)之间，其中控制栅(CG)和浮栅(FG)由浮栅绝缘层隔开。作为本领域技术人员，容易知晓地，为了提高存储器的擦写速度，即加快电子隧穿的速度，通常采用以下两种方式，(1)减薄隧穿氧化层的厚度。显然地，该方式势必对数据保存(DateRetention)和持久度(Endurance)有非常大的影响。为了保证器件可靠性，必须保证一定的隧穿氧化层厚度。(2)提高耦合率(CouplingRatio)，即提高控制栅(CG)在浮栅(FG)上的分压。通过增加浮栅绝缘层之电容的方式，在不改变隧穿氧化层厚度的基础上提高隧穿氧化层上的分压，有效的增加耦合率，提高器件擦写速度。另一方面，通过增加浮栅绝缘层的电容，也可以通过减薄浮栅绝缘层厚度来实现。但是，如果浮栅绝缘层的厚度太薄，则同样会对数据保存和耐久度有非常大的影响。传统的增加存储器件耦合率的方法，即通过增加浮栅形成之后的一次回刻蚀量，即可增加控制栅包裹浮栅的面积。但是当回刻蚀量达到与下方衬底保持平行的时候，再继续增加其回刻蚀量，则对存储器速度的提高起到相反作用。通常地，为了进一步提高器件的速度，则通过同时提高浮栅的高度和回刻蚀量来增加控制栅包裹浮栅的面积。但是，浮栅高度越高，两个单元(Cell)之间的槽深变深，将会给后续的工艺步骤带来诸多缺点，例如在后续源漏注入中，单元之间的槽底容易形成光刻胶残留的缺陷，从而影响器件速度和良率。同时，对后续的接触孔(Contact,CT)形成过程之层间介质层的填充，若填充不好，则会导致单元与单元之间的连通。故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本专利技术浮栅、具有该浮栅的闪存器件及其制造方法。
技术实现思路
本专利技术是针对现有技术中，传统提高存储器之擦写速度的方法势必对数据保存(DateRetention)和持久度(Endurance)，以及生产工艺等带来极大的不利影响等缺陷提供一种浮栅。本专利技术之又一目的是针对现有技术中，传统提高存储器之擦写速度的方法势必对数据保存(DateRetention)和持久度(Endurance)，以及生产工艺等带来极大的不利影响等缺陷提供一种具有该浮栅的闪存器件。本专利技术之第三目的是针对现有技术中，传统提高存储器之擦写速度的方法势必对数据保存(DateRetention)和持久度(Endurance)，以及生产工艺等带来极大的不利影响等缺陷提供一种具有该浮栅的闪存器件之制造方法。为实现本专利技术之目的，本专利技术提供一种浮栅，位于两相邻的第一浅沟槽隔离和第二浅沟槽隔离之间，并通过隧穿氧化层设置在硅基衬底上。其中，相邻的所述第一浅沟槽隔离和所述第二浅沟槽隔离之间，并异于所述硅基衬底的一侧形成浮栅的容置结构，且所述容置结构与所述浮栅的结构相匹配，所述浮栅之外表面积大于以所述浮栅之与所述隧穿氧化层相邻的基底为直径所形成的圆柱之外表面积。可选地，所述容置结构之紧邻硅基衬底一侧的截面底角为90～165°，所述浮栅之异于硅基衬底一侧的截面顶角为15～90°。可选地，所述第一浅沟槽隔离和所述第二浅沟槽隔离的深度为100～3000nm。为实现本专利技术之第二目的，本专利技术提供一种闪存器件，具有浮栅，所述浮栅位于两相邻的第一浅沟槽隔离和第二浅沟槽隔离之间，并通过隧穿氧化层设置在硅基衬底上，其特征在于，相邻的所述第一浅沟槽隔离和所述第二浅沟槽隔离之间，并异于所述硅基衬底的一侧形成浮栅的容置结构，且所述容置结构与所述浮栅的结构相匹配，所述浮栅之外表面积大于以所述浮栅之与所述隧穿氧化层相邻的基底为直径所形成的圆柱之外表面积。可选地，所述容置结构之内表面积大于以所述容置结构之紧邻硅基衬底的基板为直径所形成的圆柱之外表面。可选地，所述容置结构呈上宽下窄型结构，所述浮栅呈上宽下窄型结构。可选地，所述容置结构之截面呈倒梯形设置，所述浮栅之截面呈倒梯形设置。可选地，所述容置结构之紧邻硅基衬底一侧的截面底角为90～165°，所述浮栅之异于硅基衬底一侧的截面顶角为15～90°。可选地，所述浮栅之异于所述硅基衬底的一侧被控制栅包裹，并在所述浮栅与所述控制栅之间设置栅间介质层。为实现本专利技术之第三目的，本专利技术提供具有该浮栅的闪存器件之制造方法，所述具有该浮栅的闪存器件之制造方法，包括：执行步骤S1：提供硅基衬底，并在所述硅基衬底上间隔形成第一浅沟槽隔离、第二浅沟槽隔离，相邻的所述第一浅沟槽隔离和所述第二浅沟槽隔离之间，并异于硅基衬底的一侧形成浮栅的容置结构；执行步骤S2：在所述第一浅沟槽隔离和所述第二浅沟槽隔离形成后，通过增加氧化层刻蚀量，使得所述容置结构之内表面积大于以所述容置结构之紧邻硅基衬底的基板为直径所形成的圆柱之外表面；执行步骤S3：在所述硅基衬底上形成阱区；执行步骤S4：在所述阱区之异于所述硅基衬底一侧形成隧穿氧化层；执行步骤S5：在所述隧穿氧化层上的容置结构内设置浮栅；执行步骤S6：对所述浮栅进行回刻蚀；执行步骤S7：在所述浮栅上设置控制栅，并在所述浮栅和所述控制栅之间设置栅间介质层；执行步骤S8：对所述控制栅进行刻蚀，并进一步形成源极、漏极，以及侧墙。综上所述，本专利技术在所述第一浅沟槽隔离和所述第二浅沟槽隔离形成后，通过增加氧化层刻蚀量，使得所述容置结构之内表面积大于以所述容置结构之紧邻硅基衬底的基板为直径所形成的圆柱之外表面，进而在形成浮栅后，所述浮栅之外表面积大于以所述浮栅之与隧穿氧化层相邻的基底为直径所形成的圆柱之外表面积，增加了所述控制栅对所述浮栅包裹的面积，有效的增加耦合率，并改善闪存器件的存储速度。附图说明图1所示为本专利技术浮栅的结构示意图；图2～图7所示为具有该浮栅的闪存器件之制造过程阶段性结构示意图。具体实施方式为详细说明本专利技术创造的
技术实现思路
、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。闪存(Flash)是一种电性可重复编程的只读存储器，由于其发展迅速，现已成为存储器市场的支柱。闪存与其他非挥发性存储器相比，具有诸多优点。与传统的电性可重复编程的只读存本文档来自技高网...

【技术保护点】
一种浮栅，位于两相邻的第一浅沟槽隔离和第二浅沟槽隔离之间，并通过隧穿氧化层设置在硅基衬底上，其特征在于，相邻的所述第一浅沟槽隔离和所述第二浅沟槽隔离之间，并异于所述硅基衬底的一侧形成浮栅的容置结构，且所述容置结构与所述浮栅的结构相匹配，所述浮栅之外表面积大于以所述浮栅之与所述隧穿氧化层相邻的基底为直径所形成的圆柱之外表面积。

【技术特征摘要】
1.一种浮栅，位于两相邻的第一浅沟槽隔离和第二浅沟槽隔离之间，并通过隧穿氧化层设置在硅基衬底上，其特征在于，相邻的所述第一浅沟槽隔离和所述第二浅沟槽隔离之间，并异于所述硅基衬底的一侧形成浮栅的容置结构，且所述容置结构与所述浮栅的结构相匹配，所述浮栅之外表面积大于以所述浮栅之与所述隧穿氧化层相邻的基底为直径所形成的圆柱之外表面积。2.如权利要求1所述浮栅，其特征在于，所述容置结构之紧邻硅基衬底一侧的截面底角为90～165°，所述浮栅之异于硅基衬底一侧的截面顶角为15～90°。3.如1～2任一权利要求所述浮栅，其特征在于，所述第一浅沟槽隔离和所述第二浅沟槽隔离的深度为100～3000nm。4.一种闪存器件，具有浮栅，所述浮栅位于两相邻的第一浅沟槽隔离和第二浅沟槽隔离之间，并通过隧穿氧化层设置在硅基衬底上，其特征在于，相邻的所述第一浅沟槽隔离和所述第二浅沟槽隔离之间，并异于所述硅基衬底的一侧形成浮栅的容置结构，且所述容置结构与所述浮栅的结构相匹配，所述浮栅之外表面积大于以所述浮栅之与所述隧穿氧化层相邻的基底为直径所形成的圆柱之外表面积。5.如权利要求4所述闪存器件，其特征在于，所述容置结构之内表面积大于以所述容置结构之紧邻硅基衬底的基板为直径所形成的圆柱之外表面。6.如权利要求4所述闪存器件，其特征在于，所述容置结构呈上宽下窄型结构，所述浮栅呈上宽下窄型结构。7.如...

【专利技术属性】
技术研发人员：李娟娟，田志，陈昊瑜，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31