多处理器系统和车辆控制系统技术方案

技术编号:17485964 阅读:84 留言:0更新日期:2018-03-17 10:22
本公开涉及多处理器系统和车辆控制系统,其可以在抑制成本的同时实现处理器元件的监控。多处理器系统(1)包括总线机构,其包括:存储单元(6),被配置为当第一处理器元件(2)执行被监控处理时存储总线访问信息;请求单元(7),被配置为在第一处理器元件(2)已经完成被监控处理的执行之后请求第二处理器元件(3)执行监控处理;以及比较单元(8),被配置为当第二处理器元件(3)执行监控处理时,将存储在存储单元(6)中的关于第一处理器元件2的访问的总线访问信息与从第二处理器元件(3)输入的总线访问信息进行比较。第二处理器元件(3)在空闲时间中执行监控处理。

Multiprocessor system and vehicle control system

【技术实现步骤摘要】
多处理器系统和车辆控制系统相关申请的交叉参考本申请基于2016年9月8日提交的日本专利申请第2016-175474并要求该优先权的权利,其内容结合于此作为参考。
本专利技术涉及多处理器系统和车辆控制系统,并且例如涉及被配置为使用总线机构执行监控的多处理器系统和车辆控制系统。
技术介绍
近年来,在汽车市场等中,要求通过多核处理等以及故障-安全技术(诸如双重锁步(DSL)或三重多数决定规则(TMR))来满足性能的提升。因此,已经提出了各种技术。例如,日本未审查专利申请公开第2015-153282号公开了一种多处理器系统,其实现了其功能安全性而不紧密地耦合处理器元件。在该多处理器系统中,总线机构保持并比较多个处理器元件的总线访问请求,并且检测处理器元件的异常。
技术实现思路
然而,根据日本未审查专利申请公开第2015-153282号公开的用于功能安全的配置,两个处理器元件需要执行相同的处理以实现DLS,并且三个处理器元件需要执行相同的处理以实现TMR。即,为了实现功能安全性,在被监控的处理器元件之外,还需要准备专用于监控的处理器元件。即,需要准备至少一个处理器元件专用于监控,其执行与由被监控的本文档来自技高网...
多处理器系统和车辆控制系统

【技术保护点】
一种多处理器系统,包括:第一处理器元件;第二处理器元件;被访问单元,被配置为通过所述第一处理器元件来访问;以及总线机构,设置在所述第一处理器元件与所述被访问单元之间的访问路径上,其中所述总线机构包括:存储单元,被配置为存储与在所述第一处理器元件已执行被监控处理时发生的对所述被访问单元的访问有关的总线访问信息;请求单元,被配置为在所述第一处理器元件已完成所述被监控处理的执行之后,请求所述第二处理器元件执行监控处理,所述监控处理的处理内容与所述被监控处理的处理内容相同;和比较单元,被配置为将存储在所述存储单元中的与所述第一处理器元件的访问有关的总线访问信息与在所述第二处理器元件已执行所述监控处理时...

【技术特征摘要】
2016.09.08 JP 2016-1754741.一种多处理器系统,包括:第一处理器元件;第二处理器元件;被访问单元,被配置为通过所述第一处理器元件来访问;以及总线机构,设置在所述第一处理器元件与所述被访问单元之间的访问路径上,其中所述总线机构包括:存储单元,被配置为存储与在所述第一处理器元件已执行被监控处理时发生的对所述被访问单元的访问有关的总线访问信息;请求单元,被配置为在所述第一处理器元件已完成所述被监控处理的执行之后,请求所述第二处理器元件执行监控处理,所述监控处理的处理内容与所述被监控处理的处理内容相同;和比较单元,被配置为将存储在所述存储单元中的与所述第一处理器元件的访问有关的总线访问信息与在所述第二处理器元件已执行所述监控处理时从所述第二处理器元件输入的总线访问信息进行比较,并且所述第二处理器元件在空闲时间中执行所述监控处理。2.根据权利要求1所述的多处理器系统,其中所述第二处理器元件周期性地执行预定处理和所述监控处理,并且所述空闲时间是一时区,在该时区内,在所述第二处理器元件中执行所述预定处理和所述监控处理的周期中不执行所述预定处理。3.根据权利要求1所述的多处理器系统,其中当开始所述被监控处理的执行时,所述第一处理器元件通知所述总线机构开始执行所述被监控处理,并且所述总线机构在接收到指示开始执行所述被监控处理的通知时通过所述存储单元、所述请求单元和所述比较单元来执行处理。4.根据权利要求3所述的多处理器系统,其中当开始执行所述被监控处理时,所述第一处理器元件还通知所述总线机构被监控的访问范围,所述存储单元存储与包括在所述访问范围中的访问有关的总线访问信息,其中关于所述访问范围,已作为被监控目标发送通知,并且所述比较单元执行与包括在所述访问范围中的访问有关的总线访问信息的比较,其中关于所述访问范围,已作为所述被监控目标发送通知。5.根据权利要求1所述的多处理器系统,其中在所述第二处理器元件执行所述监控处理时,响应于所述第二处理器元件对所述被访问单元的读访问请求,所述总线机构将存储在所述存储单元中的所述第一处理器元件的读数据输出至所述第二处理器元件,并且响应于所述第二处理器元件对所述被访问单元的写访问请求,所述总线机构不执行对所述被访问单元的写访问。6.根据权利要求1所述的多处理器系统,其中作为关于读访问的所述总线访问信息的比较,所述比较单元将存储在所述存储单元中的所述第一处理器元件的读地址与在所述第二处理器元件已执行所述监...

【专利技术属性】
技术研发人员:川上尚孝
申请(专利权)人:瑞萨电子株式会社
类型:发明
国别省市:日本,JP

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1