垂直堆叠的环栅纳米线晶体管及其制备方法技术

本发明专利技术提供了一种垂直堆叠的环栅纳米线晶体管及其制备方法。该方法中先提供表面设置有沟道层和牺牲层的衬底，牺牲层与沟道层沿远离衬底的方向交替层叠设置，最外层的牺牲层上形成掩膜层，然后从各牺牲层的裸露表面开始向内进行刻蚀，使牺牲层的具有裸露表面的两端相对于沟道层向内凹入形成凹口，并在凹口中填充介电材料，从而能够使各牺牲层能够具有基本相同的长度，进而通过去除上述牺牲层以形成第二沟槽，并在第二沟槽中形成栅氧层和栅极，使最终形成的垂直堆叠的环栅纳米线晶体管能够具有相同的栅长，有效地避免了栅长差异对器件性能参数的影响，提高了垂直堆叠的环栅纳米线晶体管的应用竞争力。

Vertical stacked ring gate nanowire transistors and their preparation methods

The invention provides a vertically stacked ring gate nanowire transistor and a preparation method. This method provides the first surface is provided with a channel substrate layer and the sacrificial layer, the sacrificial layer and the channel layer along the direction away from the substrate alternately stacked, the mask layer forming a sacrificial layer on the outer surface of the exposed, then from the sacrificial layer etching the inward, the sacrificial layer has an exposed surface at both ends the channel layer is recessed inwards to form a notch, and filled dielectric material in the recess, thereby enabling the sacrificial layer to have substantially the same length, and then by removing the sacrificial layer to form second grooves, and the gate oxide layer and a gate electrode are formed in the second trench, the ring gate nanowire transistors stacked vertically formed the can has the same gate length, effectively avoid the influence of gate length difference of device performance parameters, improve the competitiveness of the ring gate application of the vertically stacked nanowire transistors.

【技术实现步骤摘要】
垂直堆叠的环栅纳米线晶体管及其制备方法
本专利技术涉及半导体
，具体而言，涉及一种垂直堆叠的环栅纳米线晶体管及其制备方法。
技术介绍
现有技术中的环栅纳米线晶体管(GAA-NWFET)由于其具有的优异的栅控能力和工艺兼容性，使其在CMOS电路中具有广阔的应用前景。为了在相同面积衬底上获得尽可能高的驱动电流，通常需要在垂直衬底方向上堆叠多个GAA-NWFET，然而，在上述垂直堆叠多个GAA-NWFET的实施工艺中，由于需要采用各向同性刻蚀工艺来定义晶体管的栅长，使各GAA-NWFET的栅长不能得到精确控制，导致垂直堆叠的环栅纳米线晶体管的栅长存在差异，进而严重限制了垂直堆叠的环栅纳米线晶体管的实际应用。
技术实现思路
本专利技术的主要目的在于提供一种垂直堆叠的环栅纳米线晶体管及其制备方法，以解决现有技术中垂直堆叠的环栅纳米线晶体管由于栅长差异而阻碍器件应用的问题。为了实现上述目的，根据本专利技术的一个方面，提供了一种垂直堆叠的环栅纳米线晶体管的制备方法，包括以下步骤：S1，提供表面设置有沟道层、牺牲层和掩膜层的衬底，牺牲层与沟道层沿远离衬底的方向依次交替层叠设置，掩膜层设置在最外侧的本文档来自技高网...

【技术保护点】
一种垂直堆叠的环栅纳米线晶体管的制备方法，其特征在于，包括以下步骤：S1，提供表面设置有沟道层(30)、牺牲层(20)和掩膜层(40)的衬底(10)，所述牺牲层(20)与所述沟道层(30)沿远离所述衬底(10)的方向依次交替层叠设置，所述掩膜层(40)设置在最外侧的所述牺牲层(20)上；S2，从各所述牺牲层(20)的裸露表面开始向内进行刻蚀，使所述牺牲层(20)的具有所述裸露表面的两端相对于所述沟道层(30)向内凹入形成凹口(220)，并在所述凹口(220)中填充介电材料；S3，刻蚀所述沟道层(30)和所述牺牲层(20)，形成与所述衬底(10)连通的多个相互隔离的第一沟槽，剩余的所述沟道层(3...

【技术特征摘要】
1.一种垂直堆叠的环栅纳米线晶体管的制备方法，其特征在于，包括以下步骤：S1，提供表面设置有沟道层(30)、牺牲层(20)和掩膜层(40)的衬底(10)，所述牺牲层(20)与所述沟道层(30)沿远离所述衬底(10)的方向依次交替层叠设置，所述掩膜层(40)设置在最外侧的所述牺牲层(20)上；S2，从各所述牺牲层(20)的裸露表面开始向内进行刻蚀，使所述牺牲层(20)的具有所述裸露表面的两端相对于所述沟道层(30)向内凹入形成凹口(220)，并在所述凹口(220)中填充介电材料；S3，刻蚀所述沟道层(30)和所述牺牲层(20)，形成与所述衬底(10)连通的多个相互隔离的第一沟槽，剩余的所述沟道层(30)形成纳米线阵列，并去除剩余的所述牺牲层(20)，所述牺牲层(20)被去除形成的孔洞和各所述第一沟槽形成环绕所述纳米线阵列的第二沟槽；S4，在所述第二沟槽的表面以及所述第二沟槽中所述纳米线阵列的表面设置栅氧层(60)，并在所述栅氧层(60)构成的容纳空间中填充栅极材料，形成环绕所述纳米线阵列的栅堆叠结构，所述凹口(220)中填充的所述介电材料形成所述栅堆叠结构的第一侧墙(510)；S5，形成分别与所述纳米线阵列的两端连接的源极(80)和漏极(90)。2.根据权利要求1所述的制备方法，其特征在于，所述步骤S1包括以下过程：S11，在所述衬底(10)表面依次交替形成牺牲预备层(210)和沟道预备层(310)；S12，在与所述衬底(10)距离最大的所述牺牲预备层(210)表面形成掩膜预备层(410)；S13，采用图形转移工艺去除各所述掩膜预备层(410)的部分、各所述牺牲预备层(210)的部分和各所述沟道预备层(310)的部分，得到所述掩膜层(40)、所述沟道层(30)和所述牺牲层(20)。3.根据权利要求1所述的制备方法，其特征在于，所述步骤S2包括以下步骤：S21，使所述牺牲层(20)的裸露表面发生自限制氧化反应形成牺牲氧化层，并刻蚀去除所述牺牲氧化层以形成所述凹口(220)；S22，在所述衬底(10)上沉积介电材料以形成第一介电层(50)，部分所述介电材料形成于所述凹口(220)中。4.根据权利要求3所述的制备方法，其特征在于，在所述步骤S2中，在室温下使所述牺牲层(20)设置于含氧溶剂中，以使所述牺牲层(20)的裸露表面发生自限制氧化反应形成所述牺牲氧化层。5.根据权利要求3所述的制备方法，其特征在于，在所述步骤S2中，采用湿法刻蚀工艺去除所述牺牲氧化层，优选采用含氢氟酸溶液对所述牺牲氧化层进行湿法刻蚀。6.根据权利要求3所述的制备方法，其特征在于，所述步骤S3包括以下步骤：S31，采用图形转移工艺去除所述掩膜层(40)的部分、所述沟道层(30)的部分和所述牺牲层(20)的部分，以形成所述纳米线阵列和所述第一沟槽；以及S32，去除剩余的所述牺牲层(20)，以使各所述第一沟槽相互连通形成所述第二沟槽。7.根据权利要求6所述的制备方法，其特征在于，所述步骤S5包括以下步骤...

【专利技术属性】
技术研发人员：朱正勇，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11