一种半导体器件及制备方法、电子装置制造方法及图纸

本发明专利技术涉及一种半导体器件及制备方法、电子装置。所述方法包括：提供半导体衬底，在所述半导体衬底上形成有条状鳍片；图案化所述条状鳍片，以在所述条状鳍片中形成凹槽，所述凹槽将所述条状鳍片分割为相互间隔的鳍片结构；沉积隔离材料层，以填充所述凹槽并覆盖所述鳍片结构；在位于所述凹槽上方的所述隔离材料层上形成衬垫层，以覆盖所述凹槽上方的所述隔离材料层；回蚀刻所述衬垫层两侧的所述隔离材料层，以露出部分所述鳍片结构；在所述鳍片结构上形成栅极结构，同时在所述衬垫层上形成虚拟栅极结构。所述方法避免了所述虚拟栅极和栅极结构深度不一致的问题，通过所述改进使器件性能和良率进一步提高。

A semiconductor device and preparation method and electronic device

The present invention relates to a semiconductor device, a preparation method and an electronic device. The method includes: providing a semiconductor substrate, a strip fin is formed on the semiconductor substrate; and patterning the strip fins to form grooves in the strip fin, the groove will be divided into the strip fin fin structure at intervals; deposition isolation material layer to fill the cavity and cover the fin structure; in the formation of the liner groove above the isolation layer, so as to be positioned above the groove of the insulation material layer; etching back the liner layer on both sides of the isolation material layer to expose parts of the fin structure; forming a gate structure in the on the fin structure, and form a virtual grid structure in the cushion layer. The method avoids the problem of inconsistency in the depth of the virtual grid and gate structure, and further improves the performance and good rate of the device through the improvement.

【技术实现步骤摘要】
一种半导体器件及制备方法、电子装置
本专利技术涉及半导体
，具体而言涉及一种半导体器件及制备方法、电子装置。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。为了进一步提高FinFET工艺中器件的密度，可以设计很多单扩散区切断(singlediffusionbreak，SDB)来形成更多的更窄的浅沟槽隔离，以节省栅极阵列的区域。此外，所述设计通常包括多个虚拟栅极以用于关键尺寸的控制，通常所述虚拟本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，其特征在于，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有条状鳍片；图案化所述条状鳍片，以在所述条状鳍片中形成凹槽，所述凹槽将所述条状鳍片分割为相互间隔的鳍片结构；沉积隔离材料层，以填充所述凹槽并覆盖所述鳍片结构；在位于所述凹槽上方的所述隔离材料层上形成衬垫层，以覆盖所述凹槽上方的所述隔离材料层；回蚀刻所述衬垫层两侧的所述隔离材料层，以露出部分所述鳍片结构；在所述鳍片结构上形成栅极结构，同时在所述衬垫层上形成虚拟栅极结构。

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有条状鳍片；图案化所述条状鳍片，以在所述条状鳍片中形成凹槽，所述凹槽将所述条状鳍片分割为相互间隔的鳍片结构；沉积隔离材料层，以填充所述凹槽并覆盖所述鳍片结构；在位于所述凹槽上方的所述隔离材料层上形成衬垫层，以覆盖所述凹槽上方的所述隔离材料层；回蚀刻所述衬垫层两侧的所述隔离材料层，以露出部分所述鳍片结构；在所述鳍片结构上形成栅极结构，同时在所述衬垫层上形成虚拟栅极结构。2.根据权利要求1所述的方法，其特征在于，形成所述衬垫层的方法包括：在位于所述凹槽上方的所述隔离材料层上形成第一衬垫材料层；回蚀刻所述隔离材料层，以部分地去除所述第一衬垫材料层两侧的所述隔离材料，并在所述凹槽上方形成凸起结构；在所述隔离材料层和所述第一衬垫材料层上形成第二衬垫材料层并图案化，以在所述凸起结构的顶部和侧壁上形成所述衬垫层，所述衬垫层包围所述凸起结构。3.根据权利要求2所述的方法，其特征在于，形成所述第一衬垫材料层的方法包括：在所述隔离材料层上沉积第一衬垫材料层，以覆盖所述隔离材料层；在所述第一衬垫材料层上形成图案化的掩膜层；以所述掩膜层为掩膜蚀刻所述第一衬垫材料层，以去除所述凹槽两侧的所述第一衬垫材料层。4.根据权利要求2所述的方法，其特征在于，在图案化第二衬垫材料层的过程中还进一步包括：减小所述凸起结构顶部上的所述第一衬垫材料层和所述第二衬垫材料...

【专利技术属性】
技术研发人员：赵海，毛刚，王青鹏，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京,11