一种高电源抑制比基准源电路制造技术

本发明专利技术提供了一种高电源抑制比基准源电路，其包括偏置电路模块，基准发生电路模块及修正调节电路模块；偏置电路模块为基准发生电路模块提供偏置电流，保证基准发生电路模块的稳定工作；基准发生电路模块产生并输出高电源抑制比的基准电压；修正调节电路模块将修正调节参数输入电路，以进一步保证输出基准电压的精准及稳定；本发明专利技术电路采用全MOS结构，并设置了两条反馈回路，有效增加了电路的反馈增益及电源抑制比，在基准源电路的输出端，本发明专利技术设置了由MOS管连接构成的低通滤波器，在提高电源抑制比的同时，又有效减小了电路的功耗。

A high power supply rejection than the quasi source circuit

The invention provides a high power supply rejection than the quasi source circuit, which includes a biasing circuit module, the reference module and correction circuit control circuit module; the bias circuit module as a reference circuit module provides a bias current to ensure the stable operation of the reference circuit module; the reference circuit module generates and outputs a reference voltage with high power supply rejection ratio the adjustment circuit module; adjustment parameter input circuit, to further ensure the precision and stability of the output reference voltage; the circuit of the invention adopts full MOS structure, and set up a two feedback loop, effectively increase the feedback gain and power supply rejection ratio in the output circuit, reference circuit, the invention is provided MOS low pass filter is connected, in improving the rejection ratio and power supply, and effectively reduce the power consumption of the circuit.

【技术实现步骤摘要】
一种高电源抑制比基准源电路
本专利技术涉及基准源电路系统的设计，尤其涉及的是，一种高电源抑制比基准源电路的设计。
技术介绍
高频开关及高速数字电路在工作中会产生大量的电路噪声。在电路噪声的影响下，基准源电路在输出端会产生高频电源纹波，造成较低的电源抑制比，并最终影响整个电路系统的正常工作。目前消除电源输出纹波的电路设计方案存在占用芯片面积大及增加系统功耗等问题。针对以上问题，本专利技术提出了一种非传统带隙结构的具有高电源抑制比的基准源电路。
技术实现思路
本专利技术所要解决的技术问题是提供一种高电源抑制比基准源电路。本专利技术的技术方案如下：一种高电源抑制比基准源电路包括偏置电路模块，基准发生电路模块及修正调节电路模块。偏置电路模块为基准发生电路模块提供偏置电流，保证基准发生电路模块的正常稳定工作。基准发生电路模块产生并输出高电源抑制比的基准电压。修正调节电路模块将修正调节参数输入电路，以进一步保证输出基准电压的精准及稳定。一种高电源抑制比基准源电路中，偏置电路模块包括，1号至9号MOS管，1号电容。其中3号MOS管及4号MOS管工作于亚阈值区，并以复合晶体管的形式产生PTAT电压。PT本文档来自技高网...

【技术保护点】
一种高电源抑制比基准源电路，其特征在于，其包括偏置电路模块，基准发生电路模块及修正调节电路模块；偏置电路模块为基准发生电路模块提供偏置电流；基准发生电路模块产生并输出高电源抑制比的基准电压；修正调节电路模块将修正调节参数输入基准源电路。

【技术特征摘要】
1.一种高电源抑制比基准源电路，其特征在于，其包括偏置电路模块，基准发生电路模块及修正调节电路模块；偏置电路模块为基准发生电路模块提供偏置电流；基准发生电路模块产生并输出高电源抑制比的基准电压；修正调节电路模块将修正调节参数输入基准源电路。2.根据权利要求1所述一种高电源抑制比基准源电路，其特征在于，偏置电路模块包括，MOS管M1至M9，电容C1。3.根据权利要求2所述一种高电源抑制比基准源电路，其特征在于，MOS管M1的源极连接电源Vdd，MOS管M1的栅极连接电容C1的下端，MOS管M1的漏极连接MOS管M2的漏极；MOS管M2的栅极连接MOS管M5的栅极，MOS管M2的源极接地；电容C1的上端连接电源Vdd，电容C1的下端连接MOS管M6的漏极；MOS管M3的源极连接电源Vdd，MOS管M3的栅极连接MOS管M4的栅极，MOS管M3的漏极连接MOS管M4的源极；MOS管M4的栅极连接MOS管M4的漏极，MOS管M4的漏极连接MOS管M5的漏极；MOS管M5的栅极连接MOS管M2的漏极，MOS管M5的源极接地；MOS管M6的源极连接MOS管M3的漏极，MOS管M6的栅极连接MOS管M8的栅极，MOS管M6的漏极连接MOS管M7的漏极；MOS管M7的栅极连接MOS管M5的栅极，MOS管M7的源极接地；MOS管M8的源极连接电源Vdd，MOS管M8的栅极连接MOS管M8的漏极，MOS管M8的漏极连接MOS管M9的漏极；MOS管M9的栅极连接MOS管M7的栅极，MOS管M9的源极接地。4.根据权利要求1所述一种高电源抑制比基准源电路，其特征在于，基准发生电路模块包括，MOS管M10至M18，基准电压输出端口Vref。5.根据权利要求4所述一种高电源抑制比基准源电路，其特征在于，MOS管M10的漏极连接电源Vdd，MOS管M10的栅极连接MOS管M11的漏极，MOS管M10的源极连接MOS管M9的栅极；MOS管M11的源极连接电源，MOS管M11的栅极连接MOS管M11的漏极，M...

【专利技术属性】
技术研发人员：孙刚，张翼，邵珠雷，
申请(专利权)人：许昌学院，
类型：发明
国别省市：河南,41