分频修正电路、接收电路以及集成电路制造技术

本发明专利技术的技术问题在于提供一种能够不使用四相时钟而生成占空比为50％的小数分频信号的分频修正电路、接收电路以及集成电路。分频修正电路具有：第一分频器(302)，进行输入信号的小数分频，输出占空比相互不同的第一分频信号和第二分频信号；和修正器(303)，基于上述第一分频信号以及上述第二分频信号，生成具有上述第一分频信号的占空比和上述第二分频信号的占空比的中间的占空比的第一输出信号。

Frequency division correction circuit, receiving circuit and integrated circuit

The technical problem of the invention is to provide a frequency correcting circuit, a receiving circuit and an integrated circuit which can generate fractional frequency signals with duty ratio of 50% without using the four phase clock. The frequency correction circuit has a first frequency divider (302), fractional-N input signal, the output duty ratio of the first frequency signal and the second frequency signals are different from each other; and a corrector (303), the first frequency signal and the second frequency signal based on the first frequency signal generated with the duty ratio and the second frequency signals accounted for the first output signal is intermediate than empty.

【技术实现步骤摘要】
分频修正电路、接收电路以及集成电路
本专利技术涉及分频修正电路、接收电路以及集成电路。
技术介绍
已知有具备内置有VCO的PLL电路、多个分频电路以及选择电路的半导体装置(参照专利文献1)。多个分频电路以PLL电路的输出频率为基准输出多个1/N分频的时钟信号，至少一个能够进行小数点以下的分频输出。选择电路通过模式设定选择从多个分频电路输出的分频输出的任意一个，并输出该选择出的分频比的时钟信号。另外，已知有基于分频比数据使输入时钟分频的时钟生成电路(参照专利文献2)。时钟生成电路具备识别分频比数据是偶数、奇数还是小数的分频比识别器，并且具备延迟器以及分频器。延迟器具备与M＝9×p+(p－1)对应的个数(M)的延迟插座，从而使延迟量以多阶段变化，另一方面，具备通过选择这多个延迟插座的至少一个来控制延迟量的插座选择部。其中，p是由小数构成的分频比数据中的小数点以下的位数。分频比识别器在将分频比数据识别为小数的情况下，通过延迟器使输入时钟延迟并生成延迟时钟，并且通过分频器使用延迟时钟的上升沿/下降沿、输入时钟的上升沿/下降沿，使输入时钟分频。专利文献1：日本特开2004－056717号公报专利文献2：日本特开2006－268617号公报但是，专利文献1是基于四相时钟来生成1.5分频输出信号。
技术实现思路
在一个方面，本专利技术的目的在于提供一种能够不使用四相时钟来生成占空比为50％的小数分频信号的分频修正电路、接收电路以及集成电路。分频修正电路具有：第一分频器，进行输入信号的小数分频，输出占空比相互不同的第一分频信号以及第二分频信号；和修正器，基于上述第一分频信号以及上述第二分频信号，生成具有上述第一分频信号的占空比以及上述第二分频信号的占空比的中间的占空比的第一输出信号。在一个方面，能够不使用四相时钟，生成占空比为50％的小数分频信号。附图说明图1(A)以及图1(B)是表示时钟生成电路的结构例的图。图2(A)是表示时钟生成电路的结构例的图，图2(B)是表示图2(A)的时钟生成电路的动作的时序图。图3(A)是表示本实施方式的分频修正电路的结构例的图，图3(B)是表示图3(A)的分频修正电路的动作的时序图。图4是表示1.5分频器的结构例的图。图5是表示1.5分频器的动作的时序图。图6(A)是表示作业周期(Dutycycle)修正器的第一结构例的图，图6(B)是表示图6(A)的作业周期修正器的动作的时序图。图7(A)是表示作业周期修正器的第二结构例的图，图7(B)是表示图7(A)的作业周期修正器的动作的时序图。图8(A)是表示本实施方式的作业周期修正器的部分结构例的图，图8(B)是表示图8(A)的作业周期修正器的动作的时序图。图9(A)～图9(D)是表示本实施方式的作业周期修正器的结构例的图。图10是表示本实施方式的集成电路的结构例的图。附图标记说明：301…压控振荡器；302…1.5分频器；303…作业周期修正器；304…二分频器。具体实施方式图1(A)是表示使用了二分频器103的时钟生成电路的结构例的图。时钟生成电路具有压控振荡器(VCO)101以及二分频器103。通过电压控制压控振荡器101，生成例如28GHz的时钟信号。二分频器103例如对28GHz的时钟信号进行二分频，输出14GHz的时钟信号。图1(B)是表示使用了1.5分频器102以及二分频器103的时钟生成电路的结构例的图。时钟生成电路具有压控振荡器101、1.5分频器102以及二分频器103。通过电压控制压控振荡器101生成例如28GHz的时钟信号。1.5分频器102例如对28GHz的时钟信号进行1.5分频，输出18.67GHz的时钟信号。二分频器103例如对18.67GHz的时钟信号进行二分频，输出9.33GHz的时钟信号。为了覆盖作为例子举出的28GHz以下的全部的频率范围，图1(B)的压控振荡器101使用1.5分频器102，从而与图1(A)的压控振荡器101相比，能够缩小振荡频率范围，并能够减少成本。为了该优点，需要1.5分频器102。图2(A)是表示时钟生成电路的结构例的图，图2(B)是表示图2(A)的时钟生成电路的动作的时序图。时钟生成电路具有压控振荡器101、1.5分频器102以及二分频器103。压控振荡器101生成相互相位反转的2相时钟信号(差分时钟信号)CK1以及CK2。1.5分频器102对时钟信号CK1以及CK2进行1.5分频，输出1.5分频的时钟信号CK3以及CK4。时钟信号CK3以及CK4是相互逻辑反转的信号。时钟信号CK3以及CK4的周期是时钟信号CK1以及CK2的周期的1.5倍。时钟信号CK3的占空比为33.33％。时钟信号CK4的占空比是66.67％。二分频器103对时钟信号CK3以及CK4进行二分频，生成四相时钟信号CK5～CK8。时钟信号CK5～CK8的周期是时钟信号CK3以及CK4的周期的2倍。时钟信号CK5以及CK6的相位差为60°。时钟信号CK6以及CK7的相位差为120°。时钟信号CK7以及CK8的相位差为60°。时钟信号CK8以及CK5的相位差为120°。优选四相时钟信号CK5～CK8的各相位差全部相同，为90°。但是，四相时钟信号CK5～CK8的各相位差的偏离较大，且偏离中存在30°的误差。因此，以下，即使使用小数分频器，也对能够生成各相位差相同的四相时钟信号的分频修正电路进行说明。另外，在本说明书中，将以使用例如0.5、1.5等小数点以下的数字表示的数(非整数)为分频比的分频称为小数分频。图3(A)是表示本实施方式的分频修正电路的结构例的图，图3(B)是表示图3(A)的分频修正电路的动作的时序图。分频修正电路例如是时钟生成电路，具有压控振荡器301、1.5分频器302、作业周期修正器(DCC)303以及二分频器304。压控振荡器301生成相互相位反转的2相时钟信号(差分时钟信号)CK1以及CK2。时钟信号CK1以及CK2的占空比为50％。1.5分频器302是第一分频器，对时钟信号CK1以及CK2进行1.5分频(小数分频)，输出1.5分频的时钟信号CK11～CK14。时钟信号CK11是第一分频信号，时钟信号CK14是第二分频信号，时钟信号CK12是第三分频信号，时钟信号CK13是第四分频信号。时钟信号CK12是时钟信号CK11的逻辑反转信号。时钟信号CK13是时钟信号CK14的逻辑反转信号。时钟信号CK11～CK14的周期是时钟信号CK1以及CK2的周期的1.5倍。时钟信号CK11以及CK13的占空比为33.33％。时钟信号CK12以及CK14的占空比为66.67％。即，1.5分频器302进行时钟信号(输入信号)CK1以及CK2的1.5分频，输出占空比相互不同的时钟信号CK11以及CK14、以及它们的逻辑反转的时钟信号CK12以及CK13。对于1.5分频器302的详细内容，在后面参照图4以及图5进行说明。作业周期修正器303对时钟信号CK11～CK14的占空比进行修正，生成占空比为50％的时钟信号CK21以及CK22。具体而言，作业周期修正器303基于时钟信号CK11以及CK14，生成具有时钟信号CK11的占空比(33.33％)以及时钟信号CK14的占空比(66.67％)的中间的占空比(50％)的时本文档来自技高网...

【技术保护点】
一种分频修正电路，其特征在于，具有：第一分频器，进行输入信号的小数分频，输出占空比相互不同的第一分频信号和第二分频信号；和修正器，基于上述第一分频信号以及上述第二分频信号，生成具有上述第一分频信号的占空比和上述第二分频信号的占空比的中间的占空比的第一输出信号。

【技术特征摘要】
2016.07.27 JP 2016-1474821.一种分频修正电路，其特征在于，具有：第一分频器，进行输入信号的小数分频，输出占空比相互不同的第一分频信号和第二分频信号；和修正器，基于上述第一分频信号以及上述第二分频信号，生成具有上述第一分频信号的占空比和上述第二分频信号的占空比的中间的占空比的第一输出信号。2.根据权利要求1所述的分频修正电路，其特征在于，上述修正器按照电平以比上述第一分频信号以及上述第二分频信号的电平变化时间长的电平变化时间从第一逻辑电平向第二逻辑电平变化的方式生成上述第一输出信号。3.根据权利要求1所述的分频修正电路，其特征在于，上述第一分频器输出上述第一分频信号的逻辑反转信号亦即第三分频信号和上述第二分频信号的逻辑反转信号亦即第四分频信号，上述修正器基于上述第三分频信号以及上述第四分频信号，生成具有上述第三分频信号的占空比和上述第四分频信号的占空比的中间的占空比的第二输出信号。4.根据权利要求1所述的分频修正电路，其特征在于，上述修正器具有：延迟电路，生成上述第一分频信号的延迟信号；和输出电路，基于上述第一分频信号、上述第二分频信号以及上述第一分频信号的延迟信号，输出上述第一输出信号。5.根据权利要求3所述的分频修正电路，其特征在于，上述修正器具有：延迟电路，生成上述第一分频信号的延迟信号以及上述第三分频信号的延迟信号；第一输出电路，基于上述第一分频信号、上述第二分频信号以及上述第一分频信号的延迟信号，输出上述第一输出信号；以及第二输出电路，基于上述第三分频信号、上述第四分频信号以及上述第三分频信号的延迟信号，输出上述第二输出信号。6.根据权利要求4所述的分频修正电路，其特征在于，上述输出电路具有：第一p沟道场效应晶体管，栅极与上述第一分频信号的节点连接，漏极与上述第一输出信号的节点连接；第一n沟道场效应晶体管，栅极与上述第二分频信号的节点连接，漏极与上述第一输出信号的节点连接；第二p沟道场效应晶体管，栅极与第一电位的节点连接，源极与第二电位的节点连接，漏极与上述第一p沟道场效应晶体管的源极连接；第三p沟道场效应晶体管，栅极与上述第一分频信号的延迟信号的节点连接，源极与上述第二电位的节点连接，漏极与上述第一p沟道场效应晶体管的源极连接；第二n沟道场效应晶体管，栅极与上述第二电位的节点连接，源极与上述第一电位的节点连接，漏极与上述第一n沟道场效应晶体管的源极连接；以及第三n沟道场效应晶体管，栅极与上述第一分频信号的延迟信号的节点连接，源极与上述第一电位的节点连接，漏极与上述第一n沟道场效应晶体管的源极连接。7.根据权利要求6所述的分频修正电路，其特征在于，上述延迟电路生成相对于上述第一分频信号延迟时间相互不同的第一延迟信号、第二延迟信号以及第三延迟信号，上述第三p沟道场效应晶体管的栅极与上述第一延迟信号的节点连接，上述第三n沟道场效应晶体管的栅极与上述第一延迟信号的节点连接，上述输出电路具有：第四p沟道场效应晶体管，栅极与上述第二延迟信号的节点连接，源极与上述第二电位的节点连接，漏极与上述第一p沟道场效应晶体管的源极连接；第五p沟道场效应晶体管，栅极与上述第三延迟信号的节点连接，源极与上述第二电位的节点连接，漏极与上述第一p沟道场效应晶体管的源极连接；第四n沟道场效应晶体管，栅极与上述第二延迟信号的节点连接，源极与上述第一电位的节点连接，漏极与上述第一n沟道场效应晶体管的源极连接；以及第五n沟道场效应晶体管，栅极与上述第三延迟信号的节点连接，源极与上述第一电位的节点连接，漏极与上述第一n沟道场效应晶体管的源极连接。8.根据权利要求5所述的分频修正电路，其特征在于，上述第一输出电路具有：第一p沟道场效应晶体管，栅极与上述第一分频信号的节点连接，漏极与上述第一输出信号的节点连接；第一n沟道场效应晶体管，栅极与上述第二分频信号的节点连接，漏极与上述第一输出信号的节点连接；第二p沟道场效应晶体管，栅极与第一电位的节点连接，源极与第二电位的节点连接，漏极与上述第一p沟道场效应晶体管的源极连接；第三p沟道场效应晶体管，栅极与上述第一分频信号的延迟信号的节点连接，源极与上述第二电位的节点连接，漏极与上述第一p沟道场效应晶体管的源极连接；第二n沟道场效应晶体管，栅极与上述第二电位的节点连接，源极与上述第一电位的节点连接，漏极与上述第一n沟道场效应晶体管的源极连接；以及第三n沟道场效应晶体管，栅极与上述第一分频信号的延迟信号的节点连接，源极与上述第一电位的节点连接，漏极与上述第一n沟道场效应晶体管的源极连接，上述第二输出电路具有：第六p沟道场效应晶体管，栅极与上述第四分频信号的节点连接，漏极与上述第二输出信号的节点连接；第六n沟道场效应晶体管，栅极与上述第三分频信号的节点连接，漏极与上述第二输...

【专利技术属性】
技术研发人员：松田笃，
申请(专利权)人：株式会社索思未来，
类型：发明
国别省市：日本,JP