受限的占空比校正电路制造技术

一种占空比校正电路具有包括串联耦合到一起的多个电流饥饿型反相器的延迟线。第一电流饥饿型反相器的输入接收输入时钟信号。相对较弱的反相器与电流饥饿型反相器中的每一个电流饥饿型反相器并联耦合。具有运算放大器的低通滤波器具有耦合到延迟线的输出的差分输入，以接收输出时钟信号。运算放大器的单端输出耦合到电流饥饿型反相器中的每一个电流饥饿型反相器的电流源和电流吸收器晶体管，以控制由延迟线提供的延迟量。低通滤波器校正所述输入时钟信号的所述占空比，以使得输出时钟信号具有50％占空比。相对较弱的并联连接的反相器确保在电流饥饿型反相器无法转变的情况下没有时钟脉冲被跳过。

Limited duty cycle correction circuit

A duty cycle correction circuit has a delay line of a plurality of current starvation inverters that are coupled together in series. The input of the first current starvation type inverter receives the input clock signal. The relatively weak inverter is coupled in parallel with each current starvation type inverter in the current starving inverter. The low pass filter with an operational amplifier has a differential input coupled to the output of the delay line to receive the output clock signal. The single ended output of the operational amplifier is coupled to each current hungry phase inverter's current source and current absorber transistor in the current starved inverter, so as to control the amount of delay provided by the delay line. The low pass filter corrects the duty ratio of the input clock signal so that the output clock signal has a 50% duty ratio. Relatively weak parallel connected inverters ensure that no clock pulses are skipped when the current starvation inverters cannot be changed.

【技术实现步骤摘要】
受限的占空比校正电路
本专利技术大体上涉及电子电路，且更具体来说，涉及在占空比偏差上具有界限的占空比校正电路。
技术介绍
占空比是有源或周期性信号的周期的百分比。通常希望时钟信号的占空比是50％。占空比校正器接收具有不同于所要占空比的占空比的输入时钟信号，并产生具有相同频率的时钟信号，而所述始终信号的占空比更接近所要占空比，例如，50％。一个占空比校正器包括具有充当延迟单元的多个串联连接的电流饥饿型反相器的延迟线，以及在从一连串中的最后反相器的输出到第一反相器的反馈回路中的基于差分运算放大器的低通滤波器。电流饥饿型反相器具有含电流源和电流吸收器的反相器，以响应于偏置电压而控制从电源到反相器的电流。偏置电压由低通滤波器提供。如果降低电源电压，例如在低功率操作模式中，那么延迟单元的电流流出和吸收(sourcingandsinking)晶体管切断得过多，这可完全切断电流饥饿型反相器的电流源和/或电流吸收器，从而使得时钟脉冲被跳过。跳过的脉冲的问题有时称为脉冲吞咽(pulseswallowing)。跳过的脉冲将产生损坏的输出时钟信号。图1以示意图形式示出了根据现有技术的占空比校正电路8。占空比校正电路8包括延迟线11、低通滤波器14、缓冲器58和60，以及反相器62。延迟线11包括电流饥饿型反相器17、19和21，以及反相器32、44和56。低通滤波器14包括运算放大器64、电阻器66和68，以及电容器70和72，并具有连接到占空比校正电路8的输出的差分输入，以及连接到延迟线11的电流源和电流吸收器晶体管中的每一个的单端输出。在延迟线11中，电流饥饿型反相器与简单的双晶体管反相器串联连接，其中一个双晶体管反相器在每一个电流饥饿型反相器之后。电流饥饿型反相器中的每一个电流饥饿型反相器具备来自低通滤波器14的输出的反馈偏置电压VBIAS。反馈偏置电压VBIAS控制用于每一脉冲的延迟量，以使得被标记为“CLKOUT”的输出时钟信号具有50％占空比。然而，如果偏置电压VBIAS偏斜得过于接近电源电压VDD，或由于高度偏斜的输入时钟占空比而接近接地VSS，或如果电源电压下降得过低，那么电流饥饿型反相器可能无法从一个状态转变成另一状态。在图2中，被标记为“CLKIN”的输入时钟信号具有不同于50％的占空比。输入时钟信号CLKIN的一个时钟周期开始于时间t0并结束于时间t2。在时间t0和时间t8之间示出了四个时钟周期。输出时钟信号应该具有相同频率，其中占空比为50％。图2示出了跳过的反相器的转变，以使得由于反相器中的一个或多个缺乏足以转变的电流而跳过时钟循环中的一些。损坏的输出时钟可导致数据错误和/或系统故障。因此，需要一种解决上述问题的占空比校正电路。
技术实现思路
本专利技术提供一种占空比校正电路，其特征在于，包括：多个串联耦合的电流饥饿型反相器，所述多个串联耦合的电流饥饿型反相器具有用于接收具有第一占空比的周期性输入信号的开始反相器和用于提供具有第二占空比的输出时钟信号的结束反相器；反馈电路，所述反馈电路在所述多个串联耦合的电流饥饿型反相器中的最后电流饥饿型反相器和开始电流饥饿型反相器之间耦合；以及多个反相器，所述多个反相器中的一反相器与所述多个串联连接的电流饥饿型反相器中的一电流饥饿型反相器并联耦合。所述电流饥饿型反相器中的每一个电流饥饿型反相器包括：第一P沟道晶体管，所述第一P沟道晶体管具有耦合到第一电源电压端的第一电流电极、用于接收输入时钟信号的控制电极，和第二电流电极；第二P沟道晶体管，所述第二P沟道晶体管具有耦合到所述第一P沟道晶体管的所述第二电流电极的第一电流电极、耦合到所述反馈电路的输出端的控制电极，和第二电流电极；第一N沟道晶体管，所述第一N沟道晶体管具有耦合到所述第二P沟道晶体管的所述第二电流电极的第一电流电极、耦合到所述第二P沟道晶体管的所述控制电极的控制电极，和第二电流电极；以及第二N沟道晶体管，所述第二N沟道晶体管具有耦合到所述第一N沟道晶体管的所述第二电流电极的第一电流电极、耦合到所述第一P沟道晶体管的所述控制电极的控制电极，和耦合到第二电源电压端的第二电流电极。所述反馈电路的输出耦合到所述电流饥饿型反相器中的每一个电流饥饿型反相器的所述第一P沟道晶体管和所述第二N沟道晶体管的所述电流电极。所述反馈电路包括低通滤波器。所述低通滤波器包括具有差分输入和单端输出的运算放大器。所述第二占空比等于约50％。所述反馈电路提供负反馈。所述多个反相器中的每一个反相器包括P沟道晶体管和N沟道晶体管。所述多个反相器中的一反相器具有比所述多个电流饥饿型反相器中的一电流饥饿型反相器弱的驱动强度。本专利技术还提供一种占空比校正电路，其特征在于，包括：延迟线，所述延迟线包括多个电流饥饿型反相器，所述延迟线具有用于接收具有第一占空比的输入时钟信号的输入和用于提供具有第二占空比的输出时钟信号的输出；放大器，所述放大器具有耦合到所述延迟线的所述输出的输入和耦合到所述多个电流饥饿型反相器中的每一个电流饥饿型反相器的输出；以及多个反相器，所述多个反相器中的一反相器与所述多个串联连接的电流饥饿型反相器中的一电流饥饿型反相器并联耦合。所述多个电流饥饿型反相器中的每一个电流饥饿型反相器包括：第一P沟道晶体管，所述第一P沟道晶体管具有耦合到第一电源电压端的第一电流电极、用于接收所述输入时钟信号的控制电极，和第二电流电极；第二P沟道晶体管，所述第二P沟道晶体管具有耦合到所述第一P沟道晶体管的所述第二电流电极的第一电流电极、耦合到所述反馈电路的输出端的控制电极，和第二电流电极；第一N沟道晶体管，所述第一N沟道晶体管具有耦合到所述第二P沟道晶体管的所述第二电流电极的第一电流电极、耦合到所述第二P沟道晶体管的所述控制电极的控制电极，和第二电流电极；以及第二N沟道晶体管，所述第二N沟道晶体管具有耦合到所述第一N沟道晶体管的所述第二电流电极的第一电流电极、耦合到所述第一P沟道晶体管的所述控制电极的控制电极，和耦合到第二电源电压端的第二电流电极。所述多个反相器中的每一个反相器具有比所述多个电流饥饿型反相器中的每一个电流饥饿型反相器弱的驱动强度。所述放大器表征为具有差分输入和单端输出的运算放大器。所述多个电流饥饿型反相器中的每一个电流饥饿型反相器包括：第一P沟道晶体管，所述第一P沟道晶体管具有耦合到第一电源电压端的第一电流电极、耦合到所述放大器的输出端的控制电极，和第二电流电极；第二P沟道晶体管，所述第二P沟道晶体管具有耦合到所述第一P沟道晶体管的所述第二电流电极的第一电流电极、经耦合以接收输入时钟信号的控制电极，和第二电流电极；第一N沟道晶体管，所述第一N沟道晶体管具有耦合到所述第二P沟道晶体管的所述第二电流电极的第一电流电极、耦合到所述第二P沟道晶体管的所述控制电极的控制电极，和第二电流电极；以及第二N沟道晶体管，所述第二N沟道晶体管具有耦合到所述第一N沟道晶体管的所述第二电流电极的第一电流电极、耦合到所述第一P沟道晶体管的所述控制电极的控制电极，和耦合到第二电源电压端的第二电流电极。所述第二占空比等于约50％。本专利技术还提供一种占空比校正电路，其特征在于，包括：延迟线，所述延迟线包括串联耦合到一起的多个延迟单元，所述延迟线具有用于接收输入时钟信号的本文档来自技高网...

【技术保护点】
一种占空比校正电路，其特征在于，包括：多个串联耦合的电流饥饿型反相器，所述多个串联耦合的电流饥饿型反相器具有用于接收具有第一占空比的周期性输入信号的开始反相器和用于提供具有第二占空比的输出时钟信号的结束反相器；反馈电路，所述反馈电路在所述多个串联耦合的电流饥饿型反相器中的最后电流饥饿型反相器和开始电流饥饿型反相器之间耦合；以及多个反相器，所述多个反相器中的一反相器与所述多个串联连接的电流饥饿型反相器中的一电流饥饿型反相器并联耦合。

【技术特征摘要】
2016.06.01 US 15/169,8061.一种占空比校正电路，其特征在于，包括：多个串联耦合的电流饥饿型反相器，所述多个串联耦合的电流饥饿型反相器具有用于接收具有第一占空比的周期性输入信号的开始反相器和用于提供具有第二占空比的输出时钟信号的结束反相器；反馈电路，所述反馈电路在所述多个串联耦合的电流饥饿型反相器中的最后电流饥饿型反相器和开始电流饥饿型反相器之间耦合；以及多个反相器，所述多个反相器中的一反相器与所述多个串联连接的电流饥饿型反相器中的一电流饥饿型反相器并联耦合。2.根据权利要求1所述的占空比校正电路，其特征在于，所述电流饥饿型反相器中的每一个电流饥饿型反相器包括：第一P沟道晶体管，所述第一P沟道晶体管具有耦合到第一电源电压端的第一电流电极、用于接收输入时钟信号的控制电极，和第二电流电极；第二P沟道晶体管，所述第二P沟道晶体管具有耦合到所述第一P沟道晶体管的所述第二电流电极的第一电流电极、耦合到所述反馈电路的输出端的控制电极，和第二电流电极；第一N沟道晶体管，所述第一N沟道晶体管具有耦合到所述第二P沟道晶体管的所述第二电流电极的第一电流电极、耦合到所述第二P沟道晶体管的所述控制电极的控制电极，和第二电流电极；以及第二N沟道晶体管，所述第二N沟道晶体管具有耦合到所述第一N沟道晶体管的所述第二电流电极的第一电流电极、耦合到所述第一P沟道晶体管的所述控制电极的控制电极，和耦合到第二电源电压端的第二电流电极。3.根据权利要求2所述的占空比校正电路，其特征在于，所述反馈电路的输出耦合到所述电流饥饿型反相器中的每一个电流饥饿型反相器的所述第一P沟道晶体管和所述第二N沟道晶体管的所述电流电极。4.根据权利要求1所述的占空比校正电路，其特征在于，所述反馈电路包括低通滤波器。5.一种占空比校正电路，其特征在于，包括：延迟线，所述延迟线包括多个电流饥饿型反相器，所述延迟线具有用于接收具有第一占空比的输入时钟信号的输入和用于提供具有第二占空比的输出时钟信号的输出；放大器，所述放大器具有耦合到所述延迟线的所述输出的输入和耦合到所述多个电流饥饿型反相器中的每一个电流饥饿型反相器的输出；以及多个反相器，所述多个反相器中的一反相器与所述多个串联连接的电流饥饿型反相器中的一电流饥饿型反相器并联耦合。6.根据权利要求5所述的占空比校正电路，其特征在于，所述多个电流饥饿型反相器中的每一个电流饥饿型反相器包括：第一P沟道晶体管，所述第一P沟道晶体管具有耦合到第一电源电压端的第一电流电极、用于接收所述输入时钟信...

【专利技术属性】
技术研发人员：文卡塔·拉马·穆罕·拉第·穆拉卡，费拉斯·N·阿布格扎雷，卢比·马赛·托马斯，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：美国,US