一种时钟电路、芯片及电子设备制造技术

本发明专利技术涉及集成电路技术领域，特别是涉及一种时钟电路、芯片及电子设备。该时钟电路包括：第一电容单元，在第一个1/2时钟周期内，接收外部电源进行充电；第二电容单元，在时钟周期的第二个1/2时钟周期内，接收外部电源进行充电；第一RC电路，在时钟周期的第二个1/2时钟周期内，第一电容单元对第一RC电路进行放电，以使第一RC电路在第一节点输出第一充电电压；第二RC电路，在第一个1/2时钟周期内，第二电容单元对第二RC电路进行放电，以使第二RC电路在第一节点输出第二充电电压；比较电路，将第一充电电压或第二充电电压与基准电压比较，输出时钟翻转信号；时钟处理电路，用于根据时钟翻转信号，输出时钟信号。

【技术实现步骤摘要】
一种时钟电路、芯片及电子设备
本专利技术涉及集成电路
，特别是涉及一种时钟电路、芯片及电子设备。
技术介绍
时钟电路作为微处理器芯片中的重要一个模块，其性能优劣对微处理器芯片具有重要意义。传统时钟电路采用RC时钟电路，RC时钟电路因其结构较为经典，在集成电路中被广泛应用。专利技术人在实现本专利技术的过程中，发现传统时钟电路至少存在以下问题：传统时钟电路受内部电阻、电容精度、电源及温度的限制，导致传统时钟电路无法工作在宽电压的工作范围内。
技术实现思路
本专利技术实施例的一个目的旨在提供一种时钟电路、芯片及电子设备，其解决了传统时钟电路无法工作在宽电压的工作范围内的技术问题。为解决上述技术问题，本专利技术实施例提供以下技术方案：在第一方面，本专利技术实施例公开一种时钟电路，所述时钟电路包括：第一电容单元，用于在1/2时钟周期内，接收外部电源进行充电；第二电容单元，用于在所述时钟周期的另一1/2时钟周期内，接收所述外部电源进行充电；第一RC电路，在所述时钟周期的另一1/2时钟周期内，所述第一电容单元对所述第一RC电路进行放电，以使所述第一RC电路在第一节点输出第一充电电压；第二RC电路，在所述在1/2时钟周期内，所述第二电容单元对所述第二RC电路进行放电，以使所述第二RC电路在所述第一节点输出第二充电电压；比较电路，其连接至所述第一节点，所述比较电路用于将所述第一充电电压或所述第二充电电压与基准电压比较，输出时钟翻转信号；时钟处理电路，其与所述比较电路的输出端连接，所述时钟处理电路用于根据所述时钟翻转信号，输出时钟信号。可选的，所述第一RC电路与所述第二RC电路共用同一电阻。可选的，在所述第一电容单元对所述第一RC电路进行放电时，切换第二RC电路至放电状态。可选的，在所述第二电容单元对所述第二RC电路进行放电时，切换第一RC电路至放电状态。可选的，所述第一充电电压与所述第二充电电压相同。可选的，所述时钟电路包括五个第一开关与五个第二开关，每个第一开关与第二开关皆包括输入端、输出端及控制端；所述第一电容单元包括第一电容，第一个第一开关的输入端用于与所述外部电源连接，第一个第一开关的输出端与所述第一电容的一端连接，所述第一电容的另一端接地，第一个第一开关的控制端用于接收第一控制信号。可选的，所述第二电容单元包括第二电容；第一个第二开关的输入端用于与所述外部电源连接，第一个第二开关的输出端与所述第二电容的一端连接，所述第二电容的另一端接地，第二个第一开关的控制端用于接收第二控制信号。可选的，所述第一RC电路包括第一电阻与第三电容；第二个第一开关的输入端与所述第二电容的一端连接，第二个第一开关的输出端连接至第三节点，第二个第一开关的控制端用于接收所述第一控制信号；第二个第二开关的输入端与所述第一电容的一端连接，第二个第二开关的输出端连接至所述第三节点，第二个第二开关的控制端用于接收所述第二控制信号；所述第一电阻的一端连接至所述第三节点，所述第一电阻的另一端连接至第二节点；第三个第二开关的输入端连接至所述第二节点，第三个第二开关的输出端连接至所述第三电容的一端，所述第三电容的另一端，第三个第二开关的控制端用于接收所述第二控制信号；第三个第一开关与所述第三电容并联；第四个第二开关的输入端与第三个第二开关的输出端连接，第四个第二开关的输出端连接至所述第一节点，第四个第二开关的控制端用于接收所述第二控制信号。可选的，所述第二RC电路包括第四电容，并且与所述第一RC电路共用所述第一电阻；第四个第一开关的输入端连接至所述第二节点，第四个第一开关的输出端分别与第五个第一开关的输入端与所述第四电容的一端连接，第五个第一开关的输出端连接至所述第一节点，第四个第一开关的控制端与第五个第一开关的控制端皆用于接收所述第一控制信号；第五个第二开关与所述第四电容并联。可选的，所述比较电路包括运放器、第二电阻及第三电阻，所述运放器的同相输入端连接至所述第一节点，所述运放器的反相输入端分别与所述第二电阻的一端和所述第三电阻的一端连接，所述第二电阻的另一端接地，所述第三电阻的另一端接至所述外部电源。可选的，所述时钟处理电路包括D触发器、第一反相器及第二反相器，所述D触发器的CK端与所述运放器的输出端连接，所述D触发器的D端连接至非Q端，所述D触发器的Q端与所述第一反相器的输入端连接，所述第一反相器的输出端连接至所述第二反相器的输入端；所述第一反相器的输出端用于输出所述第一控制信号，所述第二反相器的输出端用于输出所述第二控制信号。在第二方面，本专利技术实施例提供一种芯片，所述芯片包括上述任一项的时钟电路。在第三方面，本专利技术实施例提供一种电子设备，所述电子设备包括上述任一项的时钟电路。在本专利技术各个实施例中，第一电容单元在1/2时钟周期内接收外部电源进行充电，第二RC电路在1/2时钟周期内，第二电容单元对第二RC电路进行放电，以使第二RC电路在第一节点输出第二充电电压。进一步的，第二电容单元在时钟周期的另一1/2时钟周期内接收外部电源进行充电，第一RC电路在时钟周期的另一1/2时钟周期内，第一电容单元对第一RC电路进行放电，以使第一RC电路在第一节点输出第一充电电压。比较电路将第一充电电压或第二充电电压与基准电压比较，输出时钟翻转信号，时钟处理电路根据时钟翻转信号，输出时钟信号。因此，该时钟电路的时钟频率只与电容、电阻有关，因此，该时钟电路能够适应宽电压范围。附图说明一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。图1是本专利技术实施例提供一种时钟电路的原理框图；图1a是本专利技术另一实施例提供一种时钟电路的原理框图；图2是本专利技术实施例提供一种时钟电路的时序图；图3是本专利技术另一实施例提供一种时钟电路的结构示意图；图4a是本专利技术另一实施例提供一种在第一个1/2时钟周期内，第一电容充电，第三电容放电的示意图；图4b是本专利技术实施例提供一种在第一个1/2时钟周期内，第二电容向第四电容充电的示意图；图5a是本专利技术另一实施例提供一种在第二个1/2时钟周期内，第二电容充电，第四电容放电的示意图；图5b是本专利技术实施例提供一种在第二个1/2时钟周期内，第一电容向第三电容充电的示意图；图6是本专利技术另一实施例提供另一种时钟电路的时序图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。请参阅图1，图1是本专利技术实施例提供一种时钟电路的结构示意图。如图1所示，该时钟电路100用于各类集成芯片，其能够输出具有一定时钟周期的时钟信号，例如，该时钟信号为具有占空比50％为高电平、占空比50％为低电平的方波信号。因此，一个时钟信号由两个1/2时钟周期所对应的电平组成。芯片在时钟信号的调控下，有条不紊地按照编写逻辑正常工作。该芯片可以为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、单片机、ARM(AcornRISCMachine)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部本文档来自技高网...

【技术保护点】
一种时钟电路，其特征在于，包括：第一电容单元，用于在第一个1/2时钟周期内，接收外部电源进行充电；第二电容单元，用于在所述时钟周期的第二个1/2时钟周期内，接收所述外部电源进行充电；第一RC电路，在所述时钟周期的第二个1/2时钟周期内，所述第一电容单元对所述第一RC电路进行放电，以使所述第一RC电路在第一节点输出第一充电电压；第二RC电路，在所述第一个1/2时钟周期内，所述第二电容单元对所述第二RC电路进行放电，以使所述第二RC电路在所述第一节点输出第二充电电压；比较电路，所述比较电路用于将所述第一充电电压或所述第二充电电压与基准电压比较，输出时钟翻转信号；时钟处理电路，所述时钟处理电路用于根据所述时钟翻转信号，输出时钟信号。

【技术特征摘要】
1.一种时钟电路，其特征在于，包括：第一电容单元，用于在第一个1/2时钟周期内，接收外部电源进行充电；第二电容单元，用于在所述时钟周期的第二个1/2时钟周期内，接收所述外部电源进行充电；第一RC电路，在所述时钟周期的第二个1/2时钟周期内，所述第一电容单元对所述第一RC电路进行放电，以使所述第一RC电路在第一节点输出第一充电电压；第二RC电路，在所述第一个1/2时钟周期内，所述第二电容单元对所述第二RC电路进行放电，以使所述第二RC电路在所述第一节点输出第二充电电压；比较电路，所述比较电路用于将所述第一充电电压或所述第二充电电压与基准电压比较，输出时钟翻转信号；时钟处理电路，所述时钟处理电路用于根据所述时钟翻转信号，输出时钟信号。2.根据权利要求1所述的时钟电路，其特征在于，所述第一RC电路与所述第二RC电路共用同一电阻。3.根据权利要求1所述的时钟电路，其特征在于，在所述第一电容单元对所述第一RC电路进行放电时，切换第二RC电路至放电状态。4.根据权利要求1所述的时钟电路，其特征在于，在所述第二电容单元对所述第二RC电路进行放电时，切换第一RC电路至放电状态。5.根据权利要求1所述的时钟电路，其特征在于，所述第一充电电压与所述第二充电电压相同。6.根据权利要求1至5任一项所述的时钟电路，其特征在于，所述时钟电路包括五个第一开关与五个第二开关，每个第一开关与第二开关皆包括输入端、输出端及控制端；所述第一电容单元包括第一电容，第一个第一开关的输入端用于与所述外部电源连接，第一个第一开关的输出端与所述第一电容的一端连接，所述第一电容的另一端接地，第一个第一开关的控制端用于接收第一控制信号。7.根据权利要求6所述的时钟电路，其特征在于，所述第二电容单元包括第二电容；第一个第二开关的输入端用于与所述外部电源连接，第一个第二开关的输出端与所述第二电容的一端连接，所述第二电容的另一端接地，第一个第二开关的控制端用于接收第二控制信号。8.根据权利要求7所述的时钟电路，其特征在于，所述第一RC电路包括第一电阻与第三电容；第二个第一开关的输入端与所述第二电容的一端连接，第二个第一开关的...

【专利技术属性】
技术研发人员：徐以军，彭新朝，张亮，冯玉明，吴海潮，谢育桦，范世荣，张治安，白效宁，
申请(专利权)人：珠海格力电器股份有限公司，
类型：发明
国别省市：广东,44