一种基于FPGA的高精度时钟检测方法技术

本发明专利技术公开了一种基于FPGA的高精度时钟检测方法，涉及一种时钟检测方法，本发明专利技术在一个时钟周期内产生多个相位不同的时钟信号，通过判断被测量信号与各个时钟信号的相位关系，确定被测信号发生时间。本发明专利技术能够明显提高在FPGA中实现1588功能的时间控制精度。

【技术实现步骤摘要】

本专利技术涉及一种时钟检测方法，特别是涉及一种基于FPGA的高精度时钟检测方法。
技术介绍
1588具有纳秒级别的精确度，信息短、占据带宽资源少，综合成本低，可靠性高，因此目前社会在积极推动1588协议的发展和应用。目前，基于FPGA的1588时钟解决方案主要有以下特点：1、直接使用本地时钟直接检测时钟事件(报文到达或者离开)；2、时钟(Timer)采用简单的计数器逻辑维护；现有技术的缺点：1、检测时钟时间(报文到达或者离开)的精度低，直接影响对时准确度；2、时钟采用简单的技术器逻辑维护，控制精度低，误差大。
技术实现思路
有鉴于现有技术的上述缺陷，本专利技术所要解决的技术问题是提供一种提高时钟事件的检测精度的方法。为实现上述目的，本专利技术提供了一种基于FPGA的高精度时钟检测方法，在一个时钟周期内产生多个相位不同的时钟信号，通过判断被测量信号与各个时钟信号的相位关系，确定被测信号发生时间；系统主时钟产生n个相位时钟信号，n为正整数；时钟事件的到达，以一个上升沿脉冲表示；D触发器的时钟输入端接收到时钟信号作为D触发器的数据输入信号；所述时钟信号将一个系统时钟周期分割成n个区域，然后判断时钟事件的发生区域。较佳的，所述判断时钟事件的发生区域按以下步骤进行：当时钟事件信号到达，D触发器将锁存输出各个相位时钟信号，输出一个4比特编码值；根据解码映射表，确定事件发生区域。本专利技术的有益效果是：本专利技术能够明显提高在FPGA中实现1588功能的时间控制精度。附图说明图1是本专利技术多相位检测的结构框图；图2是多相位检测的原理图。具体实施方式下面结合附图和实施例对本专利技术作进一步说明：如图1和图2所示，一种基于FPGA的高精度时钟检测方法，其特征在于：在一个时钟周期内产生多个相位不同的时钟信号，通过判断被测量信号与各个时钟信号的相位关系，确定被测信号发生时间；系统主时钟产生n个相位时钟信号，n为正整数。在本实施例中，产生四个相位时钟信号，相位间隔是90度。时间事件的到达，以一个上升沿脉冲表示(以报文的SOF信号上升沿信号表示的话，该信号将作为D触发器的时钟信号)，它将发送到D触发器的时钟输入端；4个相位的时钟信号作为D触发器的数据输入信号。四相位的时钟信号，将一个系统时钟周期分割成4个区域，由于本专利技术能够判断事件的发生区域，那么事件检测的准确度理论上将提高四倍。所述判断时钟事件的发生区域按以下步骤进行：当时钟事件信号到达(SOF)，D触发器将锁存输出各个相位时钟信号，输出一个4比特编码值给解码器；根据解码映射表，确定事件发生区域。为阐述本实施例，设定系统时钟125MHz(周期8ns)，从表1中可以看到，不考虑其它因素影响的前提下，事件到达时间的判决精度可以从8ns提高到2ns。表1.事件解码时间映射表以上详细描述了本专利技术的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本专利技术的构思作出诸多修改和变化。因此，凡本
中技术人员依本专利技术的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。本文档来自技高网...

【技术保护点】
一种基于FPGA的高精度时钟检测方法，其特征在于：在一个时钟周期内产生多个相位不同的时钟信号，通过判断被测量信号与各个时钟信号的相位关系，确定被测信号发生时间；系统主时钟产生n个相位时钟信号，n为正整数；时钟事件的到达，以一个上升沿脉冲表示；D触发器的时钟输入端接收到时钟信号作为D触发器的数据输入信号；所述时钟信号将一个系统时钟周期分割成n个区域，然后判断时钟事件的发生区域。

【技术特征摘要】
1.一种基于FPGA的高精度时钟检测方法，其特征在于：在一个时钟周期
内产生多个相位不同的时钟信号，通过判断被测量信号与各个时钟信号的相位
关系，确定被测信号发生时间；
系统主时钟产生n个相位时钟信号，n为正整数；时钟事件的到达，以一个
上升沿脉冲表示；D触发器的时钟输入端接收到时钟信号作为D触发器的数据输
入信号...

【专利技术属性】
技术研发人员：于华，安丰军，李晓倩，张家琦，邹昕，李政，周立，闫攀，
申请(专利权)人：北京浩瀚深度信息技术股份有限公司，
类型：发明
国别省市：北京;11