一种高速前置二分频器电路及其实现方法技术

本发明专利技术公开了一种高速前置二分频器电路及其实现方法，所述的分频器电路包括反馈环路、两级采样电路和输出端；所述分频器的实现方法包括如下步骤：首先将高速时钟作为输入信号；然后通过第一级采样电路对反馈信号进行采样；最后通过第二级采样电路对第一级采样结果进行采样输出，并反馈到一级采样电路的数据输入端。本发明专利技术仅采用四个NMOS管和三个PMOS管实现，简化了电路结构，具有高速、低功耗、低抖动的特性。

【技术实现步骤摘要】

本专利技术主要涉及高速分频器设计领域，尤其指一种高速前置二分频器电路结构。
技术介绍
随着无线通讯技术的日益发展，射频芯片工作的频率不断提高。因自动频率控制系统具有高稳定性、优越的跟踪性能及良好的抗干扰性，在无线通讯领域得到了广泛的应用。作为自动频率控制系统的一个重要模块，高速前置二分频器主要实现对DCO高频输出时钟进行二分频，同时调整DCO输出波形，产生一个频率较低、波形对称的低频时钟。传统TSPC 二分频器电路请参阅图I。图I中二分频器由九个MOS管构成，其中NMOS管Ml的栅极接分频器输出0UTBAR，漏极接PMOS管M3的漏极，源极接电源地GND，PMOS管M3的栅极接输入时钟信号CK，源极接PMOS管M5的漏极，PMOS管M5的栅极接分频器输出0UTBAR,源极接电源VDD，NMOS管M2的栅极接输入时钟信号CK，漏极接PMOS管M7的漏极，源极接电源地GND，PMOS管M7的栅极接PMOS管M3的漏极，源极接PMOS管M8的漏极，PMOS管M8的栅极接输入时钟信号CK，源极接电源VDD，NM0S管M4的栅极接PMOS管M8的漏极，源极接电源地GND，漏极接NMOS管M6本文档来自技高网...

【技术保护点】
一种高速前置二分频器电路及其实现方法，其特征在于：它包括第一NMOS管（M1）、第二NMOS管（M2）、第三NMOS管（M4）、第四NMOS管（M6）、第一PMOS管（M3）、第二PMOS管（M5）、第三PMOS管（M7），其中第一NMOS管（M1）的栅极接输出端（OUTBAR），漏极接第二NMOS管（M2）的源极，源极接电源地（GND），第二NMOS管（M2）的栅极接输入时钟信号（CK），漏极接第一PMOS管（M3）的漏极，第一PMOS管（M3）的源极接电源（VDD），栅极接输出端（OUTBAR），第三NMOS管（M4）的栅极接输入时钟信号（CK），漏极接第二PMOS管（M5）的漏极，源极接...

【技术特征摘要】

【专利技术属性】
技术研发人员：郭斌，
申请(专利权)人：长沙景嘉微电子股份有限公司，
类型：发明
国别省市：