一种时钟占空比自动调节电路制造技术

本发明专利技术涉及一种时钟占空比自动调节电路，包括时钟驱动单元、时钟整形单元、积分器和线型电压转电流单元；时钟信号CLK1P和CLK1N经时钟驱动单元生成时钟信号CLK2N和CLK2P，时钟信号CLK2N和时钟信号CLK2P经时钟整形单元生成输出时钟信号CLK3P和CLK3N；其中时钟驱动单元和时钟整形单元构成了时钟信号前向处理电路；积分器作为时钟占空比检测单元，用于检测输出时钟信号CLK3P和CLK3N的占空比；线型电压转电流单元作为调节电路，用于调节输出时钟的占空比。本发明专利技术相比现有技术时钟占空比自动调节电路，不再采用鉴相器、电荷泵等常规组件，解决了现有技术时钟占空比自动调节电路工作频率低、时钟相位抖动大、占空比误差大的问题。

An automatic regulation circuit for clock duty ratio

The invention relates to a clock duty cycle automatic adjusting circuit, including the clock drive unit, clock shaping unit, integrator and linear voltage to current unit; the clock signal CLK1P and CLK1N driving unit generates a clock signal CLK2N and CLK2P clock, CLK2N clock signal and the clock signal CLK2P the clock shaping unit generates an output clock signal CLK3P and CLK3N the driving unit and clock; clock shaping unit constitutes a clock signal to the processing circuit; integrator as clock duty cycle detection unit for detecting the output clock signal CLK3P and the duty ratio of CLK3N; linear voltage to current unit as a regulating circuit for regulating the duty cycle of the output clock. Compared with the conventional components of the current technology clock duty cycle automatic regulation circuit, the invention no longer adopts the conventional components such as phase discriminator and charge pump, etc., and solves the problems of the low duty cycle of the existing technology clock duty cycle automatic regulating circuit, large clock phase jitter, and large duty cycle error.

【技术实现步骤摘要】
一种时钟占空比自动调节电路
本专利技术属于集成电路设计领域，特别涉及一种时钟占空比自动调节电路。
技术介绍
高速高精度流水线ADC，各级电路交替地量化模拟信号，为了在给定条件下达到最好的性能和采样率，要求时钟信号占空比严格达到50％，只允许极小的偏差。外部提供的时钟信号由于受环境温度、电源电压、工艺偏差、信号源质量等因素影响，占空比往往很难达到50％的要求。因此需要在ADC内部设计时钟占空比自动调节电路，使得当外部时钟信号占空比偏离50％时，ADC内部时钟信号能自动调节到50％。现有技术，如专利CN104113303A，时钟占空比自动调节电路基于延迟锁相环(DLL)。但是，受限于延迟锁相环的鉴相器组件有限的精度、电荷泵组件有限的充放电速度，存在工作频率低、时钟相位抖动大、占空比误差大等问题。
技术实现思路
为了克服上述问题，本专利技术提供一种时钟占空比自动调节电路，用于当ADC外部输入时钟占空比偏离百分之五十时，在ADC内部产生百分之五十占空比时钟。本专利技术的目的通过如下技术方案来实现的：一种时钟占空比自动调节电路，包括时钟驱动单元101、时钟整形单元102、积分器103和线型电压转电流单元104；时钟信号CLK1P和CLK1N经时钟驱动单元生成时钟信号CLK2N和CLK2P，时钟信号CLK2N和时钟信号CLK2P经时钟整形单元生成输出时钟信号CLK3P和CLK3N；其中时钟驱动单元101和时钟整形单元102构成了时钟信号前向处理电路；积分器103作为时钟占空比检测单元，用于检测输出时钟信号CLK3P和CLK3N的占空比；线型电压转电流单元104作为调节电路，用于根据积分器的输出电压，产生控制电流，从而调节输出时钟的占空比。进一步，所述线型电压转电流单元104为两个电压控制电流源，每个电压控制电流源连接一个积分器的输出。进一步，时钟信号CLK1P和CLK1N、时钟信号CLK2P和CLK2N、时钟信号CLK3P和CLK3N都为差分对时钟。进一步，所述积分器103的输出为关于积分器的输出共模电平全对称的差分信号，积分器的输出共模电平不随时间变化。进一步，所述时钟驱动单元101增益为1，时钟整形单元102增益不等于1。进一步，所述时钟驱动单元101为一差分电路，该差分电路的开关管的漏极连接一个负载电阻。进一步，所述积分器103的正输入端串联电阻R4，负输入端串联电阻R3；积分器的正输入端与负输出端之间并联积分电容C2，负输入端与正输出端间并联积分电容C1。进一步，当时钟信号CLK3P为高电平时，时钟信号CLK3P通过电阻R3以斜率给积分电容C1充电，Vh表示输出时钟高电平电压，积分器输出电压VN以斜率下降；当时钟信号CLK3P为低电平时，时钟信号CLK3P通过电阻R3以斜率给积分电容C1放电，积分器输出电压VN以斜率上升；由于时钟信号CLK3P的占空比大于50％，高电平时间大于低电平时间，因此积分器输出电压VN下降时间大于上升时间；在上升和下降斜率相同的情况下，在一个时钟周期结束后积分器输出电压VN将低于其在时钟周期开始时的电压，即VN(t1)＞VN(t2)，t1和t2分别表示时钟周期开始和结束时刻；由于积分器输出电压VP与积分器输出电压VN是关于积分器的输出共模电平全对称的差分信号，积分器的输出共模电平不随时间变化，必然有VP(t1)＜VP(t2)；因此在时钟周期结束时刻t2，电流源U1电流会增加，电流源U2电流会减小，输出时钟占空比会减小；在接下来的时钟周期，这样的调节过程会一直持续下去，直到输出时钟占空比达到50％，整个系统才稳定下来，并且一直以50％时钟占空比输出时钟信号。进一步，当时钟信号CLK3P为高电平时，时钟信号CLK3P通过电阻R3以斜率给积分电容C1充电，Vh表示输出时钟高电平电压，积分器输出电压VN以斜率下降；当时钟信号CLK3P为低电平时，时钟信号CLK3P通过电阻R3以斜率给积分电容C1放电，积分器输出电压VN以斜率上升；由于时钟信号CLK3P的占空比小于50％，高电平时间小于低电平时间，因此积分器输出电压VN下降时间小于上升时间；在上升和下降斜率相同的情况下，在一个时钟周期结束后积分器输出电压VN将高于其在时钟周期开始时的电压，即VN(t1)<VN(t2)，t1和t2分别表示时钟周期开始和结束时刻；由于VP与VN是关于积分器的输出共模电平全对称的差分信号，积分器的输出共模电平不随时间变化，必然有VP(t1)>VP(t2)；因此在时钟周期结束时刻t2，电流源U1电流会减小，电流源U2电流会增加，输出时钟占空比会增大；在接下来的时钟周期，这样的调节过程会一直持续下去，直到输出时钟占空比达到50％，整个系统才稳定下来，并且一直以50％时钟占空比输出时钟信号。进一步，所述线型电压转电流单元包括NMOS晶体管N1～N4、NMOS晶体管N7～N11、PMOS晶体管P1～P6、电阻R5和电阻R6；NMOS晶体管N1的栅极接偏置电压Vbias1，NMOS晶体管N1的漏极与NMOS晶体管N2的源极连接，NMOS晶体管N2的栅极接积分器103输出正相电压VP，NMOS晶体管N2的漏极与PMOS晶体管P1的漏极连接，PMOS晶体管P1的栅极接偏置电压Vbias2，NMOS晶体管N3的栅极和NMOS晶体管N7的栅极接偏置电压Vbias1，NMOS晶体管N3的源极、NMOS晶体管N7的源极接地；NMOS晶体管N3的漏极与NMOS晶体管N4的源极连接，NMOS晶体管N4的栅极接积分器输出负相电压VN，NMOS晶体管N4的漏极与PMOS晶体管P3的漏极连接，PMOS晶体管P3的栅极接偏置电压Vbias2；NMOS晶体管N7的漏极分别与电阻R5的一端、电阻R6的一端连接，电阻R5的另一端分别与PMOS晶体管P2的漏极、NMOS晶体管N2的源极连接，电阻R6的另一端分别与PMOS晶体管P4的漏极、NMOS晶体管N4的源极连接，PMOS晶体管P4的栅极分别与PMOS晶体管P3的漏极、NMOS晶体管N4的漏极、PMOS晶体管P6的栅极连接；PMOS晶体管P2的栅极分别与PMOS晶体管P1的漏极、NMOS晶体管N2的漏极、PMOS晶体管P5的栅极连接；PMOS晶体管P5的漏极分别与NMOS晶体管N8的漏极、栅极连接，NMOS晶体管N8的栅极与NMOS晶体管N9的栅极连接；所述NMOS晶体管N9的漏极接电流I1，电流I1为流经PMOS晶体管P5漏极的电流的镜像电流；所述PMOS晶体管P6的漏极分别与NMOS晶体管N10的漏极、栅极连接，NMOS晶体管N10的栅极与NMOS晶体管N11的栅极连接，NMOS晶体管N11的漏极接电流I2，电流I2为流经PMOS晶体管P6漏极的电流的镜像电流；所述PMOS晶体管P1～P6的源极分别接电源VCC，所述NMOS晶体管N1的源极、NMOS晶体管N3的源极、NMOS晶体管N7～N11的源极接地。由于采用了以上技术方案，本专利技术具有以下有益技术效果：本专利技术相比现有技术时钟占空比自动调节电路，不再采用鉴相器、电荷泵等常规组件，解决了现有技术时钟占空比自动调节电路工作频率低、时钟相位抖动大、占空比误差大的问题。本专利技术可用于流水线ADC，当外部时钟信号占空比偏离50％时本文档来自技高网...

【技术保护点】
一种时钟占空比自动调节电路，其特征在于：包括时钟驱动单元(101)、时钟整形单元(102)、积分器(103)和线型电压转电流单元(104)；时钟信号CLK1P和CLK1N经时钟驱动单元生成时钟信号CLK2N和CLK2P，时钟信号CLK2N和时钟信号CLK2P经时钟整形单元生成输出时钟信号CLK3P和CLK3N；其中时钟驱动单元(101)和时钟整形单元(102)构成了时钟信号前向处理电路；积分器(103)作为时钟占空比检测单元，用于检测输出时钟信号CLK3P和CLK3N的占空比；线型电压转电流单元(104)作为调节电路，用于根据积分器的输出电压，产生控制电流，从而调节输出时钟的占空比。

【技术特征摘要】
1.一种时钟占空比自动调节电路，其特征在于：包括时钟驱动单元(101)、时钟整形单元(102)、积分器(103)和线型电压转电流单元(104)；时钟信号CLK1P和CLK1N经时钟驱动单元生成时钟信号CLK2N和CLK2P，时钟信号CLK2N和时钟信号CLK2P经时钟整形单元生成输出时钟信号CLK3P和CLK3N；其中时钟驱动单元(101)和时钟整形单元(102)构成了时钟信号前向处理电路；积分器(103)作为时钟占空比检测单元，用于检测输出时钟信号CLK3P和CLK3N的占空比；线型电压转电流单元(104)作为调节电路，用于根据积分器的输出电压，产生控制电流，从而调节输出时钟的占空比。2.根据权利要求1所述的一种时钟占空比自动调节电路，其特征在于：所述线型电压转电流单元(104)为两个电压控制电流源，每个电压控制电流源连接一个积分器的输出。3.根据权利要求1所述的一种时钟占空比自动调节电路，其特征在于：时钟信号CLK1P和CLK1N、时钟信号CLK2P和CLK2N、时钟信号CLK3P和CLK3N都为差分对时钟。4.根据权利要求2所述的一种时钟占空比自动调节电路，其特征在于：所述积分器(103)的输出为关于积分器的输出共模电平全对称的差分信号，积分器的输出共模电平不随时间变化。5.根据权利要求1所述的一种时钟占空比自动调节电路，其特征在于：所述时钟驱动单元(101)增益为1，时钟整形单元(102)增益不等于1。6.根据权利要求2所述的一种时钟占空比自动调节电路，其特征在于：所述时钟驱动单元(101)为一差分电路，该差分电路的开关管的漏极连接一个负载电阻。7.根据权利要求4所述的一种时钟占空比自动调节电路，其特征在于：所述积分器(103)的正输入端串联电阻R4，负输入端串联电阻R3；积分器的正输入端与负输出端之间并联积分电容C2，负输入端与正输出端间并联积分电容C1。8.根据权利要求7所述的一种时钟占空比自动调节电路，其特征在于：当时钟信号CLK3P为高电平时，时钟信号CLK3P通过电阻R3以斜率给积分电容C1充电，Vh表示输出时钟高电平电压，积分器输出电压VN以斜率下降；当时钟信号CLK3P为低电平时，时钟信号CLK3P通过电阻R3以斜率给积分电容C1放电，积分器输出电压VN以斜率上升；由于时钟信号CLK3P的占空比大于50％，高电平时间大于低电平时间，因此积分器输出电压VN下降时间大于上升时间；在上升和下降斜率相同的情况下，在一个时钟周期结束后积分器输出电压VN将低于其在时钟周期开始时的电压，即VN(t1)＞VN(t2)，t1和t2分别表示时钟周期开始和结束时刻；由于积分器输出电压VP与积分器输出电压VN是关于积分器的输出共模电平全对称的差分信号，积分器的输出共模电平不随时间变化，必然有VP(t1)＜VP(t2)；因此在时钟周期结束时刻t2，电流源U1电流会增加，电流源U2电流会减小，输出时钟占空比会减小；在接下来的时钟周期，这样的调节过程会一直持续下去，直到输出时钟占空比达到50％，整个系统才稳定下来，并且一直以50％时钟占空比输出时钟信号。9.根据权利要求7所述的一种时钟占空比自动调节电路，其特征在于：当时钟信号CLK3P为高电平时，时钟信号CLK3P通过...

【专利技术属性】
技术研发人员：胡蓉彬，张磊，叶荣科，朱璨，张正平，王健安，蒋和全，胡刚毅，
申请(专利权)人：中电科技集团重庆声光电有限公司，
类型：发明
国别省市：重庆,50