厚度可控的晶圆级硅基超薄柔性电子器件制备方法技术

本发明专利技术提供一种厚度可控的晶圆级硅基超薄柔性电子器件制备方法，该制备方法包括步骤：制备Si/SiO2/Si复合结构衬底，并调节控制顶层硅层的厚度；在Si/SiO2/Si复合结构衬底上制备柔性电子器件层；利用化学腐蚀工艺去除Si/SiO2/Si复合结构衬底中的底层硅层。本发明专利技术通过控制Si/SiO2/Si复合结构中顶层硅层的厚度来控制柔性电子器件的总厚度，并利用腐蚀液体对Si与SiO2不同的腐蚀速率实现底层硅层的完全去除，从而制备出厚度可控、背面无微缺陷的硅基超薄柔性晶圆；采用普通硅片进行加工，成本较低，且兼容标准COMS工艺，适合硅基超薄柔性电子器件的大规模批量制备；采用化学腐蚀方法去除底层硅层，可有效避免常规机械减薄工艺产生的微缺陷残留，有效提升了硅基超薄柔性电子器件的可靠性。电子器件的可靠性。电子器件的可靠性。

【技术实现步骤摘要】
厚度可控的晶圆级硅基超薄柔性电子器件制备方法


[0001]本专利技术涉及柔性电子芯片制造
，尤其是涉及一种厚度可控的晶圆级硅基超薄柔性电子器件制备方法。

技术介绍

[0002]柔性电子是一种新兴的电子技术，以其独特的柔性、延展性，在信息、能源、医疗、国防等领域具有广泛的应用前景。硅基柔性电子可满足高性能柔性电子系统要求，硅基柔性芯片技术是实现高性能柔性电子芯片与微系统技术的关键。
[0003]然而，现有硅基柔性电子芯片制造过程多采用机械减薄的方法直接将硅晶圆或单个芯片减薄到25μm及以下，制备成品率不高，且随着减薄厚度降低成品率进一步降低；同时减薄过程中会在芯片背面引入微缺陷，使得芯片工作过程中出现失效。这种方法制备硅基柔性芯片的成品率较低，且存在可靠性问题，不利于硅基柔性芯片的大规模制备。
[0004]因此，目前亟需一种能有效提升硅基柔性芯片成品率和可靠性的薄柔性电子器件制备方法。

技术实现思路

[0005]鉴于以上所述技术的缺点，本专利技术的目的在于提供一种厚度可控的晶圆级硅基超薄柔性电子器件制备工艺，用于解决上述技术问题。
[0006]为实现上述目的及其他相关目的，本专利技术提供一种厚度可控的晶圆级硅基超薄柔性电子器件制备方法，包括步骤：
[0007]制备Si/SiO2/Si复合结构衬底，并调节控制所述Si/SiO2/Si复合结构衬底中顶层硅层的厚度；
[0008]在所述Si/SiO2/Si复合结构衬底上制备柔性电子器件层；
[0009]利用化学腐蚀工艺去除所述Si/SiO2/Si复合结构衬底中的底层硅层。
[0010]可选地，制备所述Si/SiO2/Si复合结构衬底，并调节控制所述Si/SiO2/Si复合结构衬底中顶层硅层的厚度的步骤包括：
[0011]提供第一硅片，并对所述第一硅片的表面进行氧化，得到SiO2/Si结构；
[0012]提供第二硅片，并沿着所述SiO2/Si结构中的氧化硅层将所述第二硅片与所述SiO2/Si结构键合在一起，得到所述Si/SiO2/Si复合结构衬底；
[0013]对所述第二硅片进行研磨与抛光，控制所述第二硅片的厚度。
[0014]可选地，所述第二硅片的厚度为1μm
‑
20μm，即所述Si/SiO2/Si复合结构衬底中顶层硅层的厚度为1μm
‑
20μm。
[0015]可选地，制备所述Si/SiO2/Si复合结构衬底，并调节控制所述Si/SiO2/Si复合结构衬底中顶层硅层的厚度的步骤包括：
[0016]提供第一硅片，并对所述第一硅片的表面进行氧化，得到第一SiO2/Si结构；
[0017]提供第二硅片，并对所述第二硅片的表面进行氧化，得到第二SiO2/Si结构；
[0018]沿着所述第一SiO2/Si结构中的氧化硅层与所述第二SiO2/Si结构中的氧化硅层，将所述第一SiO2/Si结构与所述第二SiO2/Si结构键合在一起，得到所述Si/SiO2/Si复合结构衬底；
[0019]对所述第一SiO2/Si结构中的硅层或者所述第二SiO2/Si结构中的硅层进行研磨与抛光，控制其厚度。
[0020]可选地，所述第一SiO2/Si结构中的硅层或者所述第二SiO2/Si结构中的硅层的厚度为1μm
‑
20μm，即所述Si/SiO2/Si复合结构衬底中顶层硅层的厚度为1μm
‑
20μm。
[0021]可选地，所述Si/SiO2/Si复合结构衬底中氧化硅层的厚度为1μm
‑
3μm。
[0022]可选地，硅片的键合工艺包括键合与退火，退火温度为700℃～1300℃。
[0023]可选地，所述柔性电子器件层中的器件至少包括BJT、CMOS及JFET中的一种。
[0024]可选地，利用化学腐蚀工艺去除所述Si/SiO2/Si复合结构衬底中的底层硅层的步骤包括：
[0025]对所述Si/SiO2/Si复合结构衬底中的底层硅层进行研磨；
[0026]对所述Si/SiO2/Si复合结构衬底中的底层硅层进行化学腐蚀。
[0027]可选地，化学腐蚀去除的厚度大于等于10μm。
[0028]如上所述，本专利技术的厚度可控的晶圆级硅基超薄柔性电子器件制备方法，具有以下有益效果：
[0029]通过调节控制Si/SiO2/Si复合结构衬底中顶层硅层的厚度来控制制备的硅基超薄柔性电子器件的厚度，相比直接采用SOI晶圆，成本更低，且硅基超薄柔性电子器件的厚度可自主控制，可适用更多类型的电子器件需求；在Si/SiO2/Si复合结构衬底上直接制备柔性电子器件层，完全兼容标准硅基半导体工艺，满足硅基柔性电子器件的大规模制备需求；同时，结合化学腐蚀工艺去除Si/SiO2/Si复合结构衬底中的底层硅层，可保证整个柔性硅晶圆的均匀性，同时避免了单纯机械研磨产生的微缺陷导致硅基柔性电子器件可靠性降低的问题。
附图说明
[0030]图1显示为本专利技术中厚度可控的晶圆级硅基超薄柔性电子器件制备方法的步骤示意图。
[0031]图2
‑
图5显示为本专利技术中厚度可控的晶圆级硅基超薄柔性电子器件制备方法的工艺流程图。
[0032]附图标记说明
[0033]1‑
顶层硅层，2
‑
氧化硅层，3
‑
底层硅层。
具体实施方式
[0034]专利技术人研究发现：现有硅基柔性电子芯片在制造过程多采用机械减薄的方法直接将硅晶圆或单个芯片减薄到25μm或更薄，成品率本就不高，且随着减薄厚度降低成品率进一步降低；同时，减薄过程中会在芯片背面引入微缺陷，使得芯片工作过程中出现失效。
[0035]因此，这种方法制备硅基柔性芯片的成品率较低，且存在可靠性问题，不利于硅基柔性芯片的大规模制备；基于此，本专利技术提出一种晶圆级硅基超薄柔性电子器件的制备方
法：以Si/SiO2/Si复合结构作为衬底，在该衬底上形成电子器件结构，通过控制Si/SiO2/Si复合结构中顶层硅层的厚度来控制最终制备得到的电子器件的厚度；利用化学腐蚀工艺去除Si/SiO2/Si复合结构中的底层硅层，对电子器件进行减薄处理，以保证整个柔性硅晶圆的均匀性，并能避免单纯机械研磨产生的微缺陷导致电子器件可靠性降低的问题。
[0036]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0037]请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种厚度可控的晶圆级硅基超薄柔性电子器件制备方法，其特征在于，包括步骤：制备Si/SiO2/Si复合结构衬底，并调节控制所述Si/SiO2/Si复合结构衬底中顶层硅层的厚度；在所述Si/SiO2/Si复合结构衬底上制备柔性电子器件层；利用化学腐蚀工艺去除所述Si/SiO2/Si复合结构衬底中的底层硅层。2.根据权利要求1所述的厚度可控的晶圆级硅基超薄柔性电子器件制备方法，其特征在于，制备所述Si/SiO2/Si复合结构衬底，并调节控制所述Si/SiO2/Si复合结构衬底中顶层硅层的厚度的步骤包括：提供第一硅片，并对所述第一硅片的表面进行氧化，得到SiO2/Si结构；提供第二硅片，并沿着所述SiO2/Si结构中的氧化硅层将所述第二硅片与所述SiO2/Si结构键合在一起，得到所述Si/SiO2/Si复合结构衬底；对所述第二硅片进行研磨与抛光，控制所述第二硅片的厚度。3.根据权利要求2所述的厚度可控的晶圆级硅基超薄柔性电子器件制备方法，其特征在于，所述第二硅片的厚度为1μm
‑
20μm，即所述Si/SiO2/Si复合结构衬底中顶层硅层的厚度为1μm
‑
20μm。4.根据权利要求1所述的厚度可控的晶圆级硅基超薄柔性电子器件制备方法，其特征在于，制备所述Si/SiO2/Si复合结构衬底，并调节控制所述Si/SiO2/Si复合结构衬底中顶层硅层的厚度的步骤包括：提供第一硅片，并对所述第一硅片的表面进行氧化，得到第一SiO2/Si结构；提供第二硅片，并对所述第二硅片的表面进行氧化，得到第二SiO2/Si结构；沿着所述第一SiO2/Si结构中的氧化硅层与所述第二SiO2/Si结构中的氧化...

【专利技术属性】
技术研发人员：陈仙，张培健，洪敏，廖希异，王妍，邱盛，
申请(专利权)人：中电科技集团重庆声光电有限公司，
类型：发明
国别省市：