测量芯片的未对准的方法、扇出面板级封装及其制造方法技术

提供了测量芯片的未对准的方法、利用该方法制造扇出面板级封装的方法以及由其制造的扇出面板级封装。测量方法可以包括：通过扫描基板上的芯片获得图像；获得图像中的参考芯片相对于基板的绝对位移；获得图像中的辅助芯片相对于参考芯片的相对位移；以及根据绝对位移和相对位移计算芯片的未对准。

Method of misalignment of measurement chips, fan out panel package and its manufacturing method

A method for the misalignment of a measuring chip, a method of producing a fanout panel package by this method, and a fan out panel package made by it are provided. The measurement method can include images obtained by scanning the substrate on chip; obtain reference chip in the image relative to the absolute displacement of the substrate; the auxiliary chip in the image obtained with respect to the relative displacement of the reference chip; and the chip according to the misalignment calculation and relative displacement of absolute displacement.

【技术实现步骤摘要】
测量芯片的未对准的方法、扇出面板级封装及其制造方法
本公开涉及半导体封装，具体地，涉及测量芯片的未对准的方法、利用其制造扇出面板级封装的方法和/或由其制造的扇出面板级封装。
技术介绍
随着半导体芯片的集成密度增大，其尺寸逐渐地减小。然而，半导体芯片上的凸块之间的距离可以是由电子器件工程联合委员会(JEDEC)的国际标准给出的固定参数。因此，改变提供在半导体芯片上的凸块的数目会受限制。此外，随着半导体芯片缩小，在操作和测试半导体芯片方面存在考虑的因素。此外，根据半导体芯片的尺寸使板多样化是考虑的因素。已经提出了扇出面板级封装。
技术实现思路
专利技术构思的一些示例实施方式提供以高速测量芯片的未对准的方法。专利技术构思的一些示例实施方式提供能够在可以用于制造封装的曝光工艺中改善工艺可靠性的方法。根据专利技术构思的一些示例实施方式，一种测量基板中的芯片的未对准的方法可以包括：通过扫描基板和芯片获得图像，其中芯片可以在基板中布置在第一和第二方向上并包括布置在第一方向或第二方向上的第一至第n芯片；获得图像中的参考芯片相对于基板的绝对位移，参考芯片对应于图像中的芯片的第k个，k是大于或等于1并且小于或等于n的整数；获得图像中的辅助芯片相对于基板的相对位移，辅助芯片对应于芯片当中的不是参考芯片的芯片；以及基于绝对位移和相对位移计算芯片的未对准。根据专利技术构思的一些示例实施方式，一种制造封装的方法可以包括：在基板中形成空腔；施加粘合带到基板；在空腔中以及在粘合带上提供芯片，芯片布置在第一和第二方向上，芯片包括布置在第一方向或第二方向上的第一至第n芯片；在基板、芯片和粘合带上形成密封层；除去粘合带；以及测量芯片相对于基板的未对准。测量芯片相对于基板的未对准可以包括：通过扫描提供在基板中的芯片获得图像；获得图像中的参考芯片相对于基板的绝对位移，参考芯片对应于图像中的芯片的第k个，k是大于或等于1并且小于或等于n的整数；获得图像中的辅助芯片相对于参考芯片的相对位移，辅助芯片对应于芯片当中的不是参考芯片的芯片；以及基于绝对位移和相对位移计算芯片的未对准。根据专利技术构思的一些示例实施方式，一种封装可以包括：基板，包括空腔；芯片，在空腔中；密封层，在空腔中在芯片和基板之间；以及线，在密封层上以连接芯片到基板。所述线的每个可以包括第一部分线和第二部分线。第一部分线可以在第一方向上从基板延伸到邻近于密封层的芯片的侧壁。第二部分线可以连接到密封层上的第一部分线。第二部分线可以在第二方向上从芯片延伸到邻近于密封层的基板的侧壁。第二方向可以不同于第一方向。根据专利技术构思的一些示例实施方式，一种测量基板中的芯片的未对准的方法可以包括：获得基板上的芯片的图像；获得图像中的横向参考芯片相对于基板的绝对垂直位移；获得图像中的第一辅助参考芯片相对于横向参考芯片的相对垂直位移；获得图像中的纵向参考芯片相对于基板的绝对水平位移；获得图像中的第二辅助参考芯片相对于纵向参考芯片的相对水平位移；以及基于绝对垂直位移、绝对水平位移、相对垂直位移和相对水平位移计算芯片的未对准。芯片可以在基板中彼此间隔开而成行和列。芯片可以包括芯片对准标记。基板可以包括对应于芯片对准标记的基板对准标记。横向参考芯片可以对应于从芯片的每行选择的芯片。绝对垂直位移可以基于垂直距离参考值以及横向参考芯片的芯片对准标记与邻近于横向参考芯片的芯片对准标记的基板对准标记之间的距离。第一辅助芯片可以对应于芯片的每行中的未被选择的芯片。相对垂直位移可以基于横向参考芯片的芯片对准标记与邻近于横向参考芯片的芯片对准标记的第一辅助芯片的芯片对准标记之间的距离。纵向参考芯片可以对应于从芯片的每列中选择的芯片。绝对水平位移可以基于水平距离参考值以及纵向参考芯片的芯片对准标记与邻近于纵向参考芯片的芯片对准标记的基板对准标记之间的距离。第二辅助芯片可以对应于芯片的每列中的未被选择的芯片。相对水平位移可以基于绝对水平位移以及纵向参考芯片的芯片对准标记与邻近于纵向参考芯片的芯片对准标记的第二辅助芯片的芯片对准标记之间的距离。附图说明图1是示出根据专利技术构思的一些示例实施方式制造封装的方法的流程图。图2至23是示出利用图1的方法制造封装的工艺的截面图。图24是示出配置为进行图1的芯片未对准测量步骤的测量系统的示例的图。图25是示出图1的芯片未对准测量步骤的示例的流程图。图26是被提供来描述图25的基板对准步骤的平面图。图27和28是示出图26的部分'A'的放大平面图。图29是示出图25的x方向芯片扫描步骤的示例的平面图。图30是示出通过图25的x方向芯片扫描步骤获得的横向图像的图。图31是示出图30的横向图像中包含的芯片的平面图。图32是示出图25的y方向芯片扫描步骤的示例的平面图。图33是示出通过图32的y方向芯片扫描步骤获得的纵向图像的图。图34是示出图33的纵向图像中包含的芯片的平面图。图35是示出图1的芯片未对准测量步骤的示例的流程图。图36是示出图30的第一横向图像和图33的第一纵向图像的图。图37是示出用来提供光到图9的绝缘层的曝光系统的截面图。图38至40是示出图9至11的绝缘层的平面图。图41至43是示出图14至16的光致抗蚀剂图案的平面图。图44是示出图19的线的平面图。具体实施方式图1是示出根据专利技术构思的一些示例实施方式制造封装的方法的流程图。参照图1，根据专利技术构思的一些示例实施方式的制造封装的方法可以用于制造扇出面板级封装。在某些示例实施方式中，该方法可以包括：在基板中形成空腔(在S10中)；在基板上形成粘合带(在S20中)；在粘合带上提供芯片(在S30中)；形成密封层(在S40中)；除去粘合带(在S50中)；测量芯片的未对准(在S60中)；形成绝缘层(在S70中)；在绝缘层中形成第一接触孔(在S80中)；形成互连层(在S90中)；形成保护层(在S100中)；在保护层中形成第二接触孔(在S110中)；以及形成凸块(在S120中)。图2至图23是示出利用图1的方法制造封装的工艺的截面图。参照图2，基板10可以是扇出印刷电路板。例如，基板10可以包括基板焊盘12和基板线14。基板焊盘12可以形成在基板10的顶表面和底表面上。基板线14可以形成在基板10中。例如，基板线14可以包括垂直线。基板线14可以延伸穿过基板10。在某些示例实施方式中，基板线14还可以包括水平线。参照图1和图3，空腔16可以形成在基板10中(在S10中)。空腔16可以形成在基板焊盘12之间。此外，空腔16可以形成在基板线14之间。空腔16可以穿过基板10从顶表面到底表面。例如，空腔16可以是形成为穿过基板10的通孔。参照图1和图4，粘合带18可以形成在基板10上(在S20中)。粘合带18可以形成为阻挡空腔16。例如，粘合带18可以包括压敏粘合剂(PSA)带。参照图1和图5，芯片20可以提供在空腔16中并在粘合带18上(在S30中)。芯片20可以具有比空腔16的面积小的面积。芯片20可以包括半导体芯片。例如，芯片20可以包括存储器件、固态驱动器或应用处理器。芯片20可以包括器件焊盘22。芯片20可以利用例如放置器系统(未示出)的拣选机设置在粘合带18上。因此，芯片20可以位于空腔16中的期望位置。器件焊盘22可以附接到粘合带18。参照图1本文档来自技高网...

【技术保护点】
一种测量基板中的芯片的未对准的方法，包括：通过扫描所述基板和所述芯片获得图像，所述芯片在第一方向和第二方向上布置在所述基板中，所述芯片包括布置在所述第一方向或所述第二方向上的第一至第n芯片；获得所述图像中的参考芯片相对于所述基板的绝对位移，所述参考芯片对应于所述图像中的所述芯片中的第k芯片，k是大于或等于1并小于或等于n的整数；获得所述图像中的辅助芯片相对于所述参考芯片的相对位移，所述辅助芯片对应于所述芯片当中的不是参考芯片的芯片；以及基于所述绝对位移和所述相对位移计算所述芯片的未对准。

【技术特征摘要】
2016.07.20 KR 10-2016-00921421.一种测量基板中的芯片的未对准的方法，包括：通过扫描所述基板和所述芯片获得图像，所述芯片在第一方向和第二方向上布置在所述基板中，所述芯片包括布置在所述第一方向或所述第二方向上的第一至第n芯片；获得所述图像中的参考芯片相对于所述基板的绝对位移，所述参考芯片对应于所述图像中的所述芯片中的第k芯片，k是大于或等于1并小于或等于n的整数；获得所述图像中的辅助芯片相对于所述参考芯片的相对位移，所述辅助芯片对应于所述芯片当中的不是参考芯片的芯片；以及基于所述绝对位移和所述相对位移计算所述芯片的未对准。2.如权利要求1所述的方法，其中获得所述图像包括在所述第一方向上扫描所述芯片以获得横向图像以及在所述第二方向上扫描所述芯片以获得纵向图像，所述横向图像中的所述参考芯片是布置为在所述第二方向上形成参考列的横向参考芯片，所述横向图像中的所述辅助芯片是布置为形成除了所述参考列之外的列的横向辅助芯片，所述纵向图像中的所述参考芯片是布置为在所述第一方向上形成参考行的纵向参考芯片，所述纵向图像中的所述辅助芯片是布置为形成除了所述参考行之外的行的纵向辅助芯片。3.如权利要求2所述的方法，其中获得所述绝对位移包括：在所述横向图像中获得所述横向参考芯片相对于所述基板的绝对垂直位移；以及在所述纵向图像中获得所述纵向参考芯片相对于所述基板的绝对水平位移。4.如权利要求3所述的方法，其中获得所述相对位移包括：在所述横向图像中获得所述横向辅助芯片相对于所述横向参考芯片的相对垂直位移；以及在所述纵向图像中获得所述纵向辅助芯片相对于所述纵向参考芯片的相对水平位移。5.如权利要求4所述的方法，其中计算所述芯片的未对准包括计算所述芯片在所述第二方向上的垂直未对准以及计算所述芯片在所述第一方向上的水平未对准。6.如权利要求5所述的方法，其中计算所述垂直未对准包括基于所述绝对垂直位移和所述相对垂直位移之和来计算所述垂直未对准。7.如权利要求5所述的方法，其中计算所述水平未对准包括基于所述绝对水平位移和所述相对水平位移之和来计算所述水平未对准。8.如权利要求3所述的方法，其中获得绝对垂直位移包括基于所述横向参考芯片相对于所述基板的测量的垂直距离与参考垂直距离之间的差异获得所述绝对垂直位移。9.如权利要求3所述的方法，其中获得绝对水平位移包括基于所述纵向参考芯片相对于所述基板的测量的水平距离与参考水平距离之间的差异获得所述绝对水平位移。10.如权利要求2所述的方法，其中所述第二方向的所述参考列对应于所述纵向图像的第一个，并且所述第一方向的所述参考行对应于所述横向图像的第一个。11.一种制造封装的方法，包括：在基板中形成空腔；施加粘合带到所述基板；提供芯片在所述空腔中并在所述粘合带上，所述芯片在第一方向和第二方向上布置在基板中，所述芯片包括布置在所述第一方向或所述第二方向上的第一至第n芯片；在所述基板、所述芯片和所述粘合带上形成密封层；除去所述粘合带；以及测量所述芯片相对于所述基板的未对准，测量所述芯片的未对准包括：通过扫描所述基板和提供在所述基板中的所述芯片获得图像，获得所述图像中的参考芯片相对于所述基板的绝对位移，所述参考芯片对应于所述图像中的所述芯片的第k芯片，k是大于或等于1并小于或等于n的整数，获得所述图像中的辅助芯片相对于所述参考芯片的相对位移，所述辅助芯片对应于所述芯片当中的不是参考芯片的芯片，以及基于所述绝对位移和所述相对位移计算所述芯片的未对准。12.如权利要求11所述的方法，还包括：在所述基板和所述芯片上形成绝缘层；和在所述绝缘层中形成第一接触孔，其中形成所述第一接触孔包括基于所述芯片的未对准提供光到所述绝缘层的在所述芯片的器件焊盘上的部分。13.如权利要求12所述的方法，其中形成所述第一接触孔还包括基于所述基板的基板对准标记提供光到所述绝缘层在所述基板的基板焊盘上的部分。14.如权利要求13所述的方法，还包括：在所述绝缘层上形成线以连接所述基板到所述芯片，其中形成所述线包括在所述基板上形成籽晶金属层、通过基于所述芯片的未对准执行光刻工艺而在所述籽晶金属层上形成光致抗蚀剂图案、以及在所述光致抗蚀剂图案之间的所述籽晶金属层上形成金属线层。15.如权利要求14所述的方法，其中所述光致抗蚀剂图案的形成包括：在所述绝缘层上形成光致抗蚀剂层；基于所述基板对准标记提供光到所述光致抗蚀剂层的从所述基板的基板焊盘到所述空腔中的所述芯片的侧壁的部分；以及基于所述芯片的未对准提供光到所述光致抗蚀剂层的从...

【专利技术属性】
技术研发人员：孙荣薰，梁裕信，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR